Computerorientierte Physik VORLESUNG Zeit: jeweils Mo. 9.40 - 11.10 Uhr Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz 5, A-8010 Graz

Einleitung: Grundlagen Hardwaregruppen und ihre Kommunikation CPU Memory Peripherie Clock Interrupt DMA PIA SIA Daten Bus Control Bus Adress Bus

Memory RAM: Random Access Memory statisch: Flip-Flop dynamisch: (Ladung eines Kondensators) refresh Datenbreite: 1-Bit 1-Byte (8 Bit), unteres/oberes Halbbyte(4 Bit) 1-Word (16 Bit) double Word (32 Bit) quad Word (64 Bit) Adressierung: Speicherchips unterschiedlicher Organisation (1Bit x 64k, 8Bit x 8k) Ansprechen über Adressbus, Chip-Select (CS) und Read-Write (RW) Signale

Memory Organisation 8 x 32k 8-Bit bidirektionaler Datenbus (Tri-State-Buffer) 8 x 8k 8 x 8k 8 x 8k 8 x 8k CS CS CS CS Codierung A0-A12 A0-A12 A0-A12 A0-A12 Enable, R/W Enable, R/W Enable, R/W Enable, R/W Adressbus A13-A14 Controlbus

Peripherie Memory mapped: Vorteil: Adressierung wie Memory grosser Adressierraum alle Adressierungsarten der CPU Nachteil: schlechte Strukturierung, höhere Anforderungen an Systemdesign (Memory Management) Eigene I/O Adressierung: (Input/Output) Vorteil: Übersichtliches Systemdesign Spezifische Hardwarebehandlung Nachteil: Mehr Aufwand für CPU Eigene Befehle, mehr Signalleitungen

Interrupt System Aufgabe: Beeinflussung des Programmablaufes durch äußere Ereignisse. NMI: non maskable Interrupt: nicht vom Programm ignorierbarer Interrupt z.B. Reset MI: maskable Interrupt vom Programm kann entschieden werden, ob Interrupt ermöglicht werden soll. z.B. Tastaturbetätigung Interrupt Controller: intelligenter Baustein Maskierung einzelner Interrupts, Prioritäten, Kaskadierbar

DMA: Direct Memory Access Aufgabe: Externer schreib-lese-Zugriff aufs Memory Ablauf: Nach Anforderung Stillstand der CPU Freigabe von Adress-, Daten- und Controlbus Übenahme der externen Kontrolle Anwendung: schnellere externe Hardware (früher) (Multiprozessor Anwendungen) Controller: Intelligenter Baustein Maskierbar, Kaskadierbar, ähnlich Interruptcontroller

PIA: Parallel Interface Adapter Aufgabe: Übergang vom internen Bussystem auf externe mehr-Bit (8 Bit, 16 Bit) Datenverbindung z.B. parallele Druckerverbindung Controller: Intelligenter Baustein individuelle uni-direktionale und bidirektionale Programmierung einzelner Leitungen Handshakelogik

SIA: Seriel Interface Adapter Aufgabe: Verbindung des internen Buses zu externer 1-Bit serieller Leitung z.B. RS232 (COM1:, COM2:, etc.) USB, Controller: Intelligenter Baustein Baudrate, Stop-Bits, Synchronisation, Parity Handshake Leitungen (Hardware, Software)

Computerorientierte Physik Übungen Zeit: jeweils Mo. 11.10 - 11.55 Uhr bzw. freie Zeitvereinbarung (Projekte) Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz 5, A-8010 Graz

Beispiele Berechnung und Simulation optischer Geräte (A.Leitner) Fourier-Spektroskopie (FTIR) (H.Krenn) Bewegungsanalyse der Handschrift Eintrittsverhalten von Meteoriten in Atmosphäre Analyse von Bewegungsvorgängen mit GPS Höhenvergleich mit Barometer (Hochschwab) Analyse von Bewegungsvorgängen mit GPS Montainbike-Strecken Analyse von Bewegungsvorgängen mit GPS Flugzeug