Präsentation herunterladen
Die Präsentation wird geladen. Bitte warten
Veröffentlicht von:Morency Weitekamp Geändert vor über 10 Jahren
1
Computerorientierte Physik VORLESUNG
Zeit: jeweils Mo Uhr Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz 5, A-8010 Graz
3
Central Processor Unit (CPU)
Registers Execution- Control Interface Arithmetic/Logic Unit
4
Prozessorbefehle Rechenbefehle: AND, OR, ADD, TEST, CMP, NOP
Datenverschieben: MOV, POP, PUSH, IN, OUT, Kontrollbefehle: JMP, CALL, INT, RET, IRET, LOOP als unbedingte und bedingte Verzweigungen RISC: Reduced instruction set (besonders schnelle optimierte CPU´s) Prefix Code1 Code2 Daten Daten
5
Adressierungsarten Register-Adressierung
Memory-Adressierung: direkte, indirekte, indizierte Indiziert: Basis Index Skalierung + x Displacement
6
Register Rechenregister: AX, BX, CX, (AH, AL, EAX, etc.)
Indexregister: BP, SI, DI, SP Flagregister: oder Statusregister Instruction Pointer Segment Register: für Memory Management Control Register: z.B. für Paging
7
Memory Management Aufgabe: Verwaltung des Speichers, virtueller Speicher Speichermodelle: flacher-, segmentierter-, virtueller Adressraum Einteilung: Segmente (Selektor, Offset, Descriptor) abh. ob Real-Mode oder Protected Mode Code-Segmente Daten-Segmente Stack-Segmente Paging (DIR, TABLE,OFFSET) DIR: Page Directory TABLE: Page table OFFSET: Adresse in der Page (4kB)
8
Software Prozessorspezifische Vorgaben
Interrupttable Reset (FFF)FFFF0 000 3FF Memory Segment Descriptoren Paging Tables
9
Software prinzipieller Aufbau eines Betriebssystems
Shell Benutzeroberfläche Kernel System Routinen, z.B. Diskverwaltung, etc. BIOS Hardware spezifische Input/Output Routinen, Interruptroutinen, etc.
10
Multitasking und Multiuser
Anforderung an Systemroutinen: reentrance Memory Management: Zugriffsberechtigung, Privilegien Prozessorbefehle: Sonderbefehle für Superuser Task Management: Priorities User Verwaltung: Taskzuordnung, UID, GID, Passwords
12
Segmentierung 16 Bit Offset 16 Bit Base 20 Bit reale Adresse
13
physikalische Adresse
Paging 32-Bit lineare Adresse 12 Bit Offset 10 Bit Table 10 Bit Directory + physikalische Adresse
Ähnliche Präsentationen
© 2024 SlidePlayer.org Inc.
All rights reserved.