Vorlesung 2 Rechnerarchitektur Peter B. Ladkin Wintersemester 2001/2002 Universität Bielefeld Technische Fakultät.

Slides:



Advertisements
Ähnliche Präsentationen
Mobile Classroom S.OF.T – in the School of Tomorrow
Advertisements

4.5 Virtueller Speicher Problemsituation: Programme und Daten sind zu groß für den verfügbaren Arbeitsspeicher Frühere Lösung Aufspaltung der Programme.
KA – Rechnerarchitektur I ____________________________________________________________________________________________ ____________________________________________________________________________________________.
Vorlesung: 1 Betriebliche Informationssysteme 2003 Prof. Dr. G. Hellberg Studiengang Informatik FHDW Vorlesung: Betriebliche Informationssysteme Teil3.
Informatik 12 | DAES Compilerbau Wintersemester 2010 / 2011 Dr. Heiko Falk Technische Universität Dortmund Lehrstuhl Informatik 12 Entwurfsautomatisierung.
2.3 Register-Transfer-Strukturen
1 Was ist ein klassischer Prozess? A eine exe-Datei B log. Adressraum, Ablaufumgebung für genau einen Thread C log. Adressraum, Ablaufumgebung für eine.
Der Crusoe-Prozessor von Transmeta
Peter Marwedel Informatik 12
2.5 Vektorrechner & Multimedia-Erweiterungen
Fakultät für informatik informatik 12 technische universität dortmund Die Speicherhierarchie - Hauptspeicher - Peter Marwedel Informatik 12 TU Dortmund.
Kapitel 8 Speicherverwaltung
W. Oberschelp G. Vossen Kapitel 7.
© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 8.1.
Vorlesung: Betriebssysteme © 2002 Prof. Dr. G. Hellberg 1 Studiengang Informatik FHDW Vorlesung Betriebssysteme 1. Quartal 2002.
Vorlesung: 1 Betriebliche Informationssysteme 2003 Prof. Dr. G. Hellberg Studiengang Informatik FHDW Vorlesung: Betriebliche Informationssysteme Teil2.
Kap.6 Datenstruktur für Peripheriespeicher Kap.6.0 Plattenspeicher
Vorl. 6: Single- und Multitasking Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 4: Memory Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin Wintersemester.
Technische Informatik II Wintersemester 2002/03
Technische Informatik I
Vorlesung 2 Rechnerarchitektur Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 3: Verschiedenes Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 10 Mutual Exclusion Peter B. Ladkin Sommersemester 2001 Universität Bielefeld Technische Fakultät.
Vorlesung 9.2: Specification Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 5: Interrupts Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin Wintersemester.
Technische Informatik II Rechnerarchitektur und Betriebssysteme Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter.
Technische Informatik 1 Vorlesung 1: Überblick Peter B. Ladkin Sommersemester 2001 Universität Bielefeld Technische Fakultät.
Technische Informatik II Vorlesung 12bis: Mehr über Security Sommersemester 2001 Prof. Peter B. Ladkin PhD Universität Bielefeld.
Vorlesung 9.1: Erinnerung Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 5 Interrupts Peter B. Ladkin
1 Vorlesung 14 Mehr über Security Peter B. Ladkin Sommersemester 2001.
Vorlesung 9.1: Erinnerung Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin Wintersemester.
Rechnerarchitektur Vorlesung 2 Peter B. Ladkin
Prof. Dr. Bernhard Wasmayr
Grafikkarten Makroaufnahme Monitor mit Ordner-Icon
1 Vorlesung 3 Verschiedenes Peter B. Ladkin
6. Kannst du studieren, was du möchtest?. 7.Bekommst du jetzt ein Stipendium?
2.3 Register-Transfer-Strukturen
20:00.
So arbeitet ein PC.
Performance-Steigerung durch schnelle Festplatten Ulrich Dinger.
Post Office Protocol - Version 3 (POP3)
Aufbau eines von-Neumann- Rechners Marcel Waldvogel.
Wir üben die Malsätzchen
Syntaxanalyse Bottom-Up und LR(0)
DW-Architektur: Row Store vs Column Store
Chair of Informatics III: Database Systems Multi-Core-Algorithmik für Datenbankanwendungen Alfons Kemper, Thomas Neumann, Florian Funke, Henrik Mühe,
3.4 CPU-Chips und Busse CPU-Chips
PROCAM Score Alter (Jahre)
Vorlesung Datenbanksysteme vom Physische Datenorganisation
Ertragsteuern, 5. Auflage Christiana Djanani, Gernot Brähler, Christian Lösel, Andreas Krenzin © UVK Verlagsgesellschaft mbH, Konstanz und München 2012.
Verbindung der 4 Grundrechnungsarten
Symmetrische Blockchiffren DES – der Data Encryption Standard
Ordner mit 24 Bilder vom Klassentreffen
ADAT©2010 Dipl. - Ing. Andrea SabinSeite: 1 Version 1.0c Adat Semester 1.
MINDREADER Ein magisch - interaktives Erlebnis mit ENZO PAOLO
1 (C)2006, Hermann Knoll, HTW Chur, FHO Quadratische Reste Definitionen: Quadratischer Rest Quadratwurzel Anwendungen.
CuP - Java Sechste Vorlesung Entspricht ungefähr Kapitel 3. 1 – 3
Aktuelles zur Therapie
Studiengang Informatik FHDW
Technische Informatik II
Einführung in Optimierungsprobleme auf modernen Rechnerarchitekturen
1 Eagle I. 2 ● Videoformat:AVI, 30 fps ● Auflösung-Video:1280 x 720 Pixel ● Speicher:Micro-SD Karten Slot bis zu 16 GB, ab Class 4, besser Class 6 ● Speicherbedarf:ca.
Datum:17. Dezember 2014 Thema:IFRS Update zum Jahresende – die Neuerungen im Überblick Referent:Eberhard Grötzner, EMA ® Anlass:12. Arbeitskreis Internationale.
1 Medienpädagogischer Forschungsverbund Südwest KIM-Studie 2014 Landesanstalt für Kommunikation Baden-Württemberg (LFK) Landeszentrale für Medien und Kommunikation.
Medizinische Statistik und Informationsverarbeitung Quade Institut für Medizinische Biometrie, Informatik und Epidemiologie.
KA – Rechnerarchitektur II ____________________________________________________________________________________________ ____________________________________________________________________________________________.
1 Technische Informatik II Rechnerarchitektur und Betriebssysteme Peter B. Ladkin
Programmieren in C Wie speichert C
 Präsentation transkript:

Vorlesung 2 Rechnerarchitektur Peter B. Ladkin Wintersemester 2001/2002 Universität Bielefeld Technische Fakultät

* 7. Februar Universität Bielefeld Technische Fakultät Inhalt Allgemeine von Neumann Architektur CPU Architektur Wie sie funktionieren Assembly Sprache Befehl Ausführung

* 7. Februar Universität Bielefeld Technische Fakultät Architektur nochmal

* 7. Februar Universität Bielefeld Technische Fakultät CPU

* 7. Februar Universität Bielefeld Technische Fakultät Assembly-Sprache Arithmetische Operationen Add: ACC Subtract: ACC Shift (multiply by 2): ACC <- ACC * 2 == alle Bits in ACC einmal nach links gestellt mit 0 in Low-Order Bit Multiply: ACC Divide: ACC

* 7. Februar Universität Bielefeld Technische Fakultät Assembly-Sprache Logische Operationen "Jump " : Inhalt der wird in IR geladen; PC wird + 1 "Load ": Inhalt der wird in ACC geladen; PC wird PC + 1 "Store ": Inhalt des ACCs wird in gespeichert; PC wird PC + 1 "If ACC then ": ACC > 0 then PC wird ; ACC </= 0 then No-Op.

* 7. Februar Universität Bielefeld Technische Fakultät CPU des DEPs

* 7. Februar Universität Bielefeld Technische Fakultät Busarchitektur - das Ideal

* 7. Februar Universität Bielefeld Technische Fakultät Busarchitektur - Der Plan

* 7. Februar Universität Bielefeld Technische Fakultät Busarchitektur - Die Realität

* 7. Februar Universität Bielefeld Technische Fakultät VM-Beispiel JUMP Dekodiere JUMP / -> MAR; PC + 1 Datum -> MBR MBR -> IR IR -> DSW

Speicherverwaltung Technische Informatik II Wintersemester 2002/03 Heiko Holtkamp Sommersemester 2001 Universität Bielefeld Technische Fakultät

* 7. Februar Universität Bielefeld Technische Fakultät Speicherhierarchie Magnetband etc. Magnetspeicher Hauptspeicher Cache Register CPU Typische Zugriffszeit * Typische Kapazität * 1 ns 2 ns 10 ns 10 ms 100 s < 1 KByte 1 MByte MB 5-80 GB GB * Sehr grobe Schätzungen

* 7. Februar Universität Bielefeld Technische Fakultät Virtueller Speicher: Paging X X X 5 X 7 X X X X Virtueller Adressraum 0K-4K 4K-8K 8k-12K 12K-16K 16K-20K 20K-24K 24K-28K 28K-32K 32K-36K 36K-40K 40K-44K 44K-48K 48K-52K 52K-56K 56K-60K 60K-64K 0K-4K 4K-8K 8k-12K 12K-16K 16K-20K 20K-24K 24K-28K 28K-32K Physische Speicheradresse } Seitenrahmen } Virtuelle Seite

* 7. Februar Universität Bielefeld Technische Fakultät Das Vermeiden von Busy Waiting Die Schleife heisst jetzt i 0 do read (TEG-R); Store; i <- i - 1 weitermachen Die Schleife läuft nur 10 Mal durch

* 7. Februar Universität Bielefeld Technische Fakultät Vorfälle Der Mars Pathfinder - Ein Scheduling Problem Ariane Flight Ein Requirements Problem Der USS Yorktown - Ein System Crash Die Vorfälle zeigen, welche Probleme es in der Benutzung von Betriebssystemen in Missionskritischen Systemen geben kann

* 7. Februar Universität Bielefeld Technische Fakultät Prozess Synchronizierung Puzzle I Process 1: (x: integer) begin x <- 0; x <- x+1; stop; end Process 2: (x: integer) begin read x; stop; end Was ist der gelesene Wert von x, wenn diese Programme concurrent laufen?

* 7. Februar Universität Bielefeld Technische Fakultät Prozess Synchnozierung Puzzle 2 Prozess 1: (x: integer) begin x <- 0; x <- x+1; stop; end Prozess 2: (x,y: integer) begin y <- 0; y <- x+1; stop; end Voraussetzung: Memory Platz x ist dergleiche als Memory Platz y Werte von x, y an Ende?

* 7. Februar Universität Bielefeld Technische Fakultät Prozess Synchronizierung Puzzle 3 Wert von der Variabel z ist 1, falls es existieren 20 Blöcke freiverfügbarem Speicher;...ist 2, falls es...< 20 Blöcke.... Wert von z ist 1 Prozess 1 braucht 15 Blöcke, Prozess 2 auch Beide lesen z gleichzeitig Was passiert?

* 7. Februar Universität Bielefeld Technische Fakultät Prozess Synchronizierung Puzzle 4 Programm 1 und Programm 2 lesen Variabel turn turn könnte von Programm 3 geschrieben werden turn hat 3 Bits turn = 001 bedeutet, Prog 1 kann den Drucker benutzen Turn = 101 bedeutet, Prog

* 7. Februar Universität Bielefeld Technische Fakultät

* 7. Februar Universität Bielefeld Technische Fakultät Sequentielle Operationen in Logik Sei es, wir möchten eine Sequenz von Operationen spezifizieren:- Also == ( ; ; Logik hat keine Sequentializierungs-Operator Wir definieren : pc = `a' : pc = `b' : pc = `c' pc = `b' pc = `c' pc = `d' und == ( NoOp)

* 7. Februar Universität Bielefeld Technische Fakultät Client-Server Modell

* 7. Februar Universität Bielefeld Technische Fakultät Netz-Typen

* 7. Februar Universität Bielefeld Technische Fakultät LAN-Topologie

* 7. Februar Universität Bielefeld Technische Fakultät LAN-Topologie

* 7. Februar Universität Bielefeld Technische Fakultät LAN-Topologie

* 7. Februar Universität Bielefeld Technische Fakultät Protokolle- Das Schichtenmodell

* 7. Februar Universität Bielefeld Technische Fakultät Protokolle- Das Schichtenmodell

* 7. Februar Universität Bielefeld Technische Fakultät Services- Nachrichtentypen Messages Unbestimmte Länge Streams Unendliche Länge (nicht in Wirklichkeit!) Datagrams/Pakete Bestimmte Länge

* 7. Februar Universität Bielefeld Technische Fakultät Services-Primitiven

* 7. Februar Universität Bielefeld Technische Fakultät Das OSI Reference Model

* 7. Februar Universität Bielefeld Technische Fakultät TCP/IP im Vergleich zu OSI

* 7. Februar Universität Bielefeld Technische Fakultät Access Control Modelle

* 7. Februar Universität Bielefeld Technische Fakultät Buffer Overflow Schwäche statisch gezeigt

* 7. Februar Universität Bielefeld Technische Fakultät Buffer Overflow Angriff

* 7. Februar Universität Bielefeld Technische Fakultät Covert Channel

* 7. Februar Universität Bielefeld Technische Fakultät Remote und Local Exploits