Claas J. Cornelius - Ogg-on-a-chip - MDCT MDCT Funktionsweise und Limitierende Faktoren.

Slides:



Advertisements
Ähnliche Präsentationen
2. 5 Kommunikation, Ein-/Ausgabe (E/A) - engl
Advertisements

Oszilloskop Was ist ein Oszilloskop? Wozu wird es benutzt?
CPI Der einzelne Befehl braucht immer noch 5 Zyklen (stimmt nicht ganz, einige brauchen weniger!) Was verbessert wird, ist der Durchsatz = #Befehle /
Multiplizierer Gesucht: Schaltkreis zur Multiplikation zweier Binärzahlen , Beispiel: RW-Systemarchitektur Kap. 3.
11. Matrizen. 11. Matrizen Eine mn-Matrix ist ein Raster aus mn Koeffizienten, die in m Zeilen und n Spalten angeordnet sind. = (aij)1  i  m, 1.
Network-on-Chip basierende Laufzeitsysteme für dynamisch rekonfigurierbare Hardware Ronald Hecht Institut für Mikroelektrotechnik und Datentechnik Universität.
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Agenda Die Hardwearkomponenten und ihre Funktionen - Mikroprozessor
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
On a Buzzword: Hierachical Structure David Parnas.
WS 2009/10 1 Systeme 1 Kapitel 1 Aufbau von Rechnern.
FH-Hof Deadlocks Richard Göbel. FH-Hof Deadlock - Definition Menge von Prozessen ist an einem Deadlock beteiligt: wenn jeder Prozess in dieser Menge auf.
Neumannrechner.
Aufbau und Funktionsweise von Prozessoren
2.5. Mikrocontroller-Komponenten
Technik Gestaltung Navigation Daten. Übersicht Client Webbrowser InternetServer.
Vorlesung 2 Rechnerarchitektur Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 3: Verschiedenes Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Rechnerarchitektur Vorlesung 2 Peter B. Ladkin
4. Mikrocontroller-Komponenten
Special Effects Realistischeres Rendern einer Scene.
Open Source Prozessor Leon2 Peer Royla und Marco Siebert RST-Labor WS 04/05 Prof. Dr.-Ing. Thomas Risse.
1 Vorlesung 3 Verschiedenes Peter B. Ladkin
Der Prozessor - zentraler Bestandteil eines jeden Computers
EDO-RAM,SDRAM,RDRAM,DDR2-SDRAM.
Seite 1 1 \\ Tracking Information System - Aufragsmanagement -
Duo- und Quad Prozessor-Architektur
Redsys 2.82 Neue Features - Userinterface. 2 Sendeliste Visualisierung des Reloadvorganges Im rechten unteren Eck des Hauptfensters von Redsys wird die.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Aufbau und Funktionsweise
Produktmanagement RimatriX & Software Solutions / Fabian Schäfer / 12
Aufbau eines von-Neumann- Rechners Marcel Waldvogel.
Herzlich willkommen zum Aufbau der Hauptplatine
Akustisches Herzschlag-
Speichermodulverwendung mit der kompakten Steuerung CP1L
RFS Roboter Fussball Simulation. Projektdaten Warum gibt es dieses Projekt: Jahr der Informatik Anfrage des Fördervereins Fussballweltmeisterschaft in.
INTEL Pentium 4 Prozessor
3.3 Speicher Latches SR-Latch 1-bit Speicher S Q Q R Q Q
1 SR-Latch 3.3 Speicher Latches © Béat Hirsbrunner, University of Fribourg, Switzerland, 31. Oktober 2007 S Q Q R Q Q 1-bit Speicher.
3.4 CPU-Chips und Busse CPU-Chips
3.3 Speicher Latches (1/4) SR-Latch S Q Q R Q Q
Herleitung DFT Spektrum zeitdiskretes Signal (periodisch) DFT IDFT
Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.
LabView Erste Schritte.
Computerorientierte Physik VORLESUNG und Übungen Vorlesung Zeit: Di., 8.30 – Uhr Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz.
Computerorientierte Physik VORLESUNG Zeit: jeweils Mo Uhr Ort: Hörsaal 5.01, Institut für Experimentalphysik, Universitätsplatz 5, A-8010.
Computerorientierte Physik VORLESUNG
Warum gibt es Netzwerke?
Interne Speicher © Christian Barby FIN
Datei hochladen Um Mit der Dateiverwaltung zu beginnen klicken Sie zunächst auf den Wiki verwalten Button. Dann klicken Sie auf Dateien.
Datenverarbeitung im PC
Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.
Eine Übersicht von Margarete Streitwieser
Betriebssysteme Übung Tutorium „TLB & Virtual Memory“
Fourier-Analyse und technologische Anwendungen
Directors Prof. Dr.-Ing. K.D. Müller-Glaser Prof. Dr.-Ing. J. Becker Prof. Dr. rer. nat. W. Stork Institute for Information Processing Technology.
->Prinzip ->Systeme ->Peer – to – Peer
Central Processing Unit (Zentraleinheit)
Bussysteme WS 05/06 Dominik Fehrenbach EN5:
Aufbau, Funktion und Grundzusammenhänge
Lineare Algebra 11. Matrizen Eine m  n-Matrix ist ein Raster aus m  n Koeffizienten, die in m Zeilen und n Spalten angeordnet sind. = (a ij )

Thomas Kaiser 1 Analyse von Performanceproblemen beim UNIX-Backup Server.
Pool Informatik, Sj 11/12 GZG FN W.Seyboldt 1 Pool Informatik 5 GZG FN Sj. 11/12 Kopieren, Daten, Programme.
Mp3 und co. – Audiobearbeitung am PC. Vorteile Audio am PC Audiofiles lassen sich einfacher verwalten und weiter verarbeiten als Kassettenaufnahmen.
AMBA AXI4 Aktuelle Trends bei System-on-Chip Bussen.
Aufbau und Funktionsweise einer CPU
Die Komponenten Von einem PC.
 Präsentation transkript:

Claas J. Cornelius - Ogg-on-a-chip - MDCT MDCT Funktionsweise und Limitierende Faktoren

MDCT - Ogg-on-a-chip - Claas J. Cornelius MDCT Verwendete Algorithmus für MDCT: B.Edler, K.Brandenburg, T.Sporer von 1992 Leicht zu implementieren, robust gegenüber Rundungsfehlern, benötigt minimalen Speicher Eigenschaften 50 % überlappend Nicht direkt reversibel (add-and-overlap) n Samples werden zu n Koeffizienten transformiert Spezielle Anforderungen an Fenster gestellt

MDCT - Ogg-on-a-chip - Claas J. Cornelius Ablauf der (I)MDCT 1.Pre-twiddling: Multiplizieren der Frequenz-Koeffizienten mit den Twiddle-Faktoren 2.Butterfly calculations: Überkreuz-Operation von Faktoren der zweiten Hälfte 3.Bit reversal: Erste Hälfte wird berechnet durch umkehren der Bitorder der zweiten Hälfte und Multiplikation 4.Post-twiddling: Endergebnis wird erzielt durch Multiplikation mit Twiddle-Faktoren Twiddle-Faktoren werden einmalig berechnet und stehen in einem Look-up-Table.

MDCT - Ogg-on-a-chip - Claas J. Cornelius Struktur

MDCT - Ogg-on-a-chip - Claas J. Cornelius MDCT-Core

MDCT - Ogg-on-a-chip - Claas J. Cornelius Ablauf der Berechnung Software schreibt Steuerdaten über APB-Bus in memory mapped Register Start-Message über APB Control-Unit berechnet via AU die Adresse der Daten AMBA-Interface holt Daten und speichert diese in einem Buffer Zieladresse der Daten wird berechnet (parallel) Daten mit der AU berechnet und in weiterem Buffer gespeichert Daten werden wieder im RAM gespeichert Control Unit befindet sich im Warte-Zustand AHB-Bus wird blockiert

MDCT - Ogg-on-a-chip - Claas J. Cornelius Aussichten Freigabe des Busses während der Berechnung (Audio- und MDCT-Codec) Speichern der Twiddle-Faktoren in internem Speicher Nutzen von Burst-Anfragen Nutzung von Symmetrien Gleichzeitige Übertragung mehrerer Samples Einbeziehen der Funktion mdct_bitreverse()