Vorlesung Echtzeitbetriebssysteme VII

Slides:



Advertisements
Ähnliche Präsentationen
Digital Output Board and Motherboard
Advertisements

Service Oriented Architectures for Remote Instrumentation
SION Vacuum Circuit-Breakers 3AE5 and 3AE1
Z-Transformation Die bilaterale Z-Transformation eines Signals x[n] ist die formale Reihe X(z): wobei n alle ganzen Zahlen durchläuft und z, im Allgemeinen,
Mapping of Applications to Multi-Processor Systems
IndraMotion MLC RoCo Electric Drives and Controls
Forschungsdatenzentrum der Bundesagentur für Arbeit im Institut für Arbeitsmarkt- und Berufsforschung Two Issues on Remote Data Access.
Steinbeis Forschungsinstitut für solare und zukunftsfähige thermische Energiesysteme Nobelstr. 15 D Stuttgart WP 4 Developing SEC.
Institut MD Universität Rostock Real-Time Linux Szenario –Board, liest (sampled) analoge Daten –produziert 8 Bit Ergebnis und gibt dieses alle 100 ms aus.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Vorlesung Echtzeitbetriebssysteme.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock VLSI - Adder.
Intro T-Systems Nova GmbH Broadband Wireless Local Area Networks Frank ChristahlAndreas Huber.
Fakultät für informatik informatik 12 technische universität dortmund Optimizations Peter Marwedel TU Dortmund Informatik 12 Germany 2009/01/17 Graphics:
fakultät für informatik informatik 12 technische universität dortmund Optimizations Peter Marwedel TU Dortmund Informatik 12 Germany 2009/01/10 Graphics:
Fakultät für informatik informatik 12 technische universität dortmund Optimizations Peter Marwedel TU Dortmund Informatik 12 Germany 2010/01/13 Graphics:
Fakultät für informatik informatik 12 technische universität dortmund Universität Dortmund Middleware Peter Marwedel TU Dortmund, Informatik 12 Germany.
Fakultät für informatik informatik 12 technische universität dortmund Hardware/Software Partitioning Peter Marwedel Informatik 12 TU Dortmund Germany Chapter.
Fakult ä t f ü r informatik informatik 12 technische universit ä t dortmund Data flow models Peter Marwedel TU Dortmund, Informatik 12 Graphics: © Alexandra.
Verteilte Software - Java - Prozedurale Programmierung 1
1 Energiebewusste Compilierung für digitale Signalprozessoren Markus Lorenz Peter Marwedel Universität Dortmund Lehrstuhl Informatik XII Projekt Prozessorarchitekturen.
Rexroth Inline New serial interface for e.g. barcode scanners
C. Kottmeier, C. Hauck, G. Schädler, N. Kalthoff
Technische Informatik I (SS 2006) 1 Teil 5: Embedded Systems 5c: DSPs (Digitale Signal Prozessoren)
Hier wird Wissen Wirklichkeit Computer Architecture – Part 5 – page 1 of 25 – Prof. Dr. Uwe Brinkschulte, M.Sc. Benjamin Betting Part 5 Fundamentals in.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
MD, Entwicklung von Powerpointfolien Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Vorlesung Echtzeitbetriebssysteme.
Vorstellung des Microcontollers Motorola 68HC12
Matrix Multiplication on CUDA
Time-optimal large view visual servoing for the navigation of a mobile robot using moments of SIFT features Students:... Fakultät für Elektrotechnik und.
INSTITUT FÜR DATENTECHNIK UND KOMMUNIKATIONS- NETZE 1 Steffen Stein, TU Braunschweig, 2009 A Timing-Aware Update Mechanism for Networked Real-Time Systems.
Entwicklung verteilter eingebetteter Systeme - Einführung
Standard-Software Prof. Dr. Erik Jacobson Lehrveranstaltung im SS 2006
Performance-Steigerung durch schnelle Festplatten Ulrich Dinger.
Own photographs Fachgebiet Schienenfahrwege und Bahnbetrieb Prof. Dr.-Ing. habil. J. Siegmann Dipl.-Ing. Helge Stuhr Technische Universität Berlin Institut.
Computerorientierte Physik SS 2006 USB Experiment Interface Board.
Institut für Schallforschung der Österreichischen Akademie der Wissenschaften: A-1010 Wien; Reichsratsrasse 17. Tel / ; Fax +43 1/ ;
Technische Universität München Lehrstuhl für Bauklimatik und Haustechnik Prof. Dr.-Ing. Gerhard Hausladen Technische Universität München Lehrstuhl für.
Design und Implementation nicht-trivialer LANs KV Dipl.-Ing. Christoph M. Lechner
Schutzvermerk nach DIN 34 beachten Profibus DP: Diagnose.
© All rights reserved. Zend Technologies, Inc. Jan Burkl System Engineer, Zend Technologies Zend Server im Cluster.
Gameplay Systems I Softwaretechnologie II (Teil 2): Simulation und 3D Programmierung SS 2012 Prof. Dr. phil. Manfred Thaller Referent: Christian Weitz.
Developer Day Webseiten auf Windows Azure hosten Britta Labud bbv Software Services AG Roland Krummenacher bbv Software Services AG.
2 Software Management SCRUM, Project Management, Quality Management, Business Analysis Innovation and Technology Management, Coaching, R&D Processes Quality.
Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.
Embedded Systems Prof. Dr. H. Kristl
Real Time Operating System
Computerorientierte Physik VORLESUNG
Felder (Arrays) und Zeiger (Pointers) - Teil II Zeichen, Texte, String Matching; Mehrdimensionale Felder; kürzeste Wege.
Travelling Salesman Problem (TSP)
REBOL III. Teil 1 – Nachtrag /View face/feel redraw [face action position] vor Neuzeichnen over [face action position] Mausbewegung engage [face action.
Ciiema CITEM - Dr. Siegl VU Dr. Manfred Siegl ENTWURF, ERRICHTUNG, BETRIEB VON DATENNETZEN VU Dr. Manfred Siegl
Dr.-Ing. René Marklein - NFT I - L 9 / V 9 - WS 2006 / Numerical Methods of Electromagnetic Field Theory I (NFT I) Numerische Methoden der Elektromagnetischen.
EN/FAD Ericsson GmbH EDD/ Information im 21. Jahrundert muss Erwünscht Relevant Erreichbar Schnell Kostenlos!?
TUM in CrossGrid Role and Contribution Fakultät für Informatik der Technischen Universität München Informatik X: Rechnertechnik und Rechnerorganisation.
Seminarvortrag Grafikkarten der 6. Generation Vortragender: Martin Ley Betreuer: Prof. Dr. Norbert Link.
1 University of Freiburg Computer Networks and Telematics Prof. Christian Schindelhauer Bachelor & Master Theses in Computer Networks No Lecture
Java Thread Scheduling Jin Zhou Proseminar Java Thread Scheduling November 2000.
Directors Prof. Dr.-Ing. K.D. Müller-Glaser Prof. Dr.-Ing. J. Becker Prof. Dr. rer. nat. W. Stork Institute for Information Processing Technology.
Institut für Angewandte Mikroelektronik und Datentechnik Phase 5 Architectural impact on ASIC and FPGA Nils Büscher Selected Topics in VLSI Design (Module.
Institut für Angewandte Mikroelektronik und Datentechnik Course and contest Results of Phase 3 Vincent Wiese Selected Topics in VLSI Design (Module 24513)
Institut für Angewandte Mikroelektronik und Datentechnik Course and contest Results of Phase 4 Nils Büscher Selected Topics in VLSI Design (Module 24513)
Institut für Angewandte Mikroelektronik und Datentechnik Course and Contest Results of Phase 5 Eike Schweißguth Selected Topics in VLSI Design (Module.
Institut für Angewandte Mikroelektronik und Datentechnik Results of Phase 4: Layout for ST65 technology by Christoph Niemann Selected Topics.
1 Vorlesung 6 Peter B. Ladkin Single- und Multitasking Peter B. Ladkin
Vorlesung Echtzeitbetriebssysteme VII
Echtzeit-Betriebssysteme
Practical Exercises and Theory
 Präsentation transkript:

Vorlesung Echtzeitbetriebssysteme VII Vorlesung Echtzeitbetriebssysteme VII. Leistungsbewertung von Echtzeitbetriebssystemen Dr.-Ing. Frank Golatowski

Ziele der Vorlesung

Gliederung

Vergleichende Betrachtungen Reaktionszeiten Systemfunktionen Entwicklungsumgebung Netzwerkintegration

Echtzeit-Benchmarks feinkörnige Benchmarks applikationsorientierte Benchmarks simulationsbasierende Benchmarks

Benchmarks Rhealstone (Kar,Porter 1987) Hartstone (Weidermann 1991) Rabindra Kar, K. Porter „Rhealstone - a real-time benchmarking proposal” Dr. Dobb’s Journal, February 1989 Rabindra Kar, “Implementing the rhealstone real-time benchmark” Dr. Dobb’s Journal, April 1990 Furht et al. Real-Time Unix Systems Design and Applications, Kluwer 1991 Hartstone (Weidermann 1991) Ballista: COTS Software Robustness Testing 1997 EDN Embedded Microprocesor Benchmarking Consortium (EEMBC) www.eembc.com http://www.on-time.com

Embedded Microprocessor Benchmark Die im April 1997 gegründete Organisation «EDN Embedded Microprocessor Benchmarking Consortium» EEMBC (www.eembc.org) hat es sich zur Aufgabe gemacht, trotz der vielfältigen Prozessor-Landschaft eine Standard-Benchmark-Suite für Embedded Prozessoren zu entwickeln. Inzwischen sind 28 Hersteller Mitglieder der EEMBC, unter ihnen alle wichtigen und einflußreichen Hersteller von Mikrocontrollern und Prozessoren. EEMBC hat sich auf die Fahnen geschrieben, Benchmarks für Prozessoren und Controller von 8 bit bis 64 bit zu entwickeln, inklusive Digitaler Signalprozessoren. Fünf Arbeitsgruppen widmen sich den folgenden Test-Kategorien:

Embedded Microprocessor Benchmark Automotive/Industrial: Benchmarks für Steuerung und Regelung wie FFT, Table Lookup oder Matrixoperationen. Consumer: Bildinterpolation, IrDa-Protokoll, JPEG-Kompression und -Dekompression. Networking: Route Lookup. Office Automation: Bezier-Kurven, String-Verarbeitung, Bitmap-Manipulation. Telecommunications.

Embedded Microprocessor Benchmark Die Benchmarks befinden sich derzeit im Versionsstand 0.9. Zum Telekommunikations-Benchmark gibt es noch keine Informationen, während der Automotive-Benchmark mit 16 Testroutinen am weitesten gediehen ist. Die Testprogramme sind in ANSI-C geschrieben, damit die Portabilität auf alle Toolketten für Embedded Prozessoren und DSPs gewährleistet ist. Getestet wird nicht der Prozessorkern alleine, sondern die Gesamtheit aus Prozessor und Entwicklungssoftware. Ein Zeichen dafür, daß die EEMBC Benchmark Suite noch in einem frühen Entwicklungsstadium ist, ist die Tatsache, daß trotz der 28 EEMBC-Mitglieder nur Benchmark-Ergebnisse für zehn Prozessoren existieren. Dabei stellt Infineon mit dem C167CS den einzigen 16-bit-Prozessor. Alle anderen sind 32- oder 64-bit-CPUs. Der Automotive-Benchmark wurde für fünf Prozessoren veröffentlicht. Die Ergebnisse sind in der Tabelle wiedergegeben.

EEMBC: Test-Kategorien: Automotive/Industrial: Benchmarks für Steuerung und Regelung wie FFT, Table Lookup oder Matrixoperationen. Consumer: Bildinterpolation, IrDa-Protokoll, JPEG-Kompression und -Dekompression. Networking: Route Lookup. Office Automation: Bezier-Kurven, String-Verarbeitung, Bitmap-Manipulation. Telecommunications.

Automotive #1 - Table Lookup & Interpolation #2 - Angle to Time Conversion #3 - Pulse Width Modulation (PWM) #4 - CAN Remote Data Request #5 - Tooth to Spark #6 - Road Speed Calculation #7 - Infinite Impulse Response (IIR) Filter #8 - Bit Manipulation #9 - Basic Integer and Floating Point #10 - Pointer Chasing #11 - Matrix Arithmetic #12 - Cache ‘Buster’ #13 - Inverse Discrete Cosine Transform (iDCT) #14 - Fast Fourier Transform (FFT) #15 - Inverse Fast Fourier Transform (iFFT) #16 - Finite Impulse Response (FIR) Filter

Consumer #1 - Compress JPEG #2 - Decompress JPEG #3 - High Pass Grey-scale Filter #4 - RGB to CMYK Conversion #5 - RGB to YIQ Conversion

Networking #1 - Open Shortest Path First/Dijkstra #2 - Patricia #3 - Packet Flow

Office Automation #1 - Bezier Curve Calculation #2 - Dithering #3 - Image Rotation #4 - Text Processing

Telecommunication #1 - Autocorrelation #2 - Bit Allocation #3 - Inverse Fast Fourier Transform (iFFT) #4 - Fast Fourier Transform (FFT) #5 - Viterbi Decoder #6 - Convolutional Encoder

Embedded Microprocessor Benchmark Prozessor AMD K6-2 ARM 920T Infineon SAB C167CS Motorola PowerPC 555 NEC V832 Beschreibung 450 MHz, 100 MHzfront side bus 160 MHz, 32 bit RISC CPU 25 MHz, 16 bit CPU 40 MHz, 32 bit RISC CPU 143 MHz 32 bit RISC CPU Compiler Microsoft Visual C/C++ ARM Develop-ment Kit 2.50 Keil C166 Compiler v3.12 Diab Data 4.3p Rev6 Green Hills Multi Version 1.8.1 Table Lookup 319264,4 43478,3 1890,4 14767 31559,1 Angle-to-time 715563,5 73529,4 9652,5 36273,2 17115 Pulse-width Modulation 1347708,9 344827,6 32679,7 59740,2 147146,2 CAN 2812148,5 438596,5 45871,6 104860,8 204334,8 Tooth-to-Spark 125552,4 15151,5 761 4861,4 10482,5 Road Speed 2180444,7 454545,4 44247,8 66343,7 199601,7 IIR 96374,4 9708,7 2481,4 8380 8703,4 Bit-Manipulation 11859,6 2702,7 136,9 340,8 876,6 Int & FP 384615,4 6153,9 862,8 13294,5 2179,6 Pointer-Chasing 23738,1 3361,3 287,7 593,7 1619,4 Matrix Math 1375,4 - 3,6 65,7 7,5 CacheBuster 982318,3 468750 28571,4 78389,5 175682 iDCT 15220,7 2083,3 57,7 470,6 976,1 FFT 627,4 125 10,3 34,5 46,8 iFFT 682,7 ­ 9,1 37,2 49,9 FIR 46581 21276,6 1919,4 4347,8 11605,7 Embedded Microprocessor Benchmark

Rhealstone Task switching time tTS Interrupt latency time tIL Preemption Time tP Semaphore shuffling time tSS Deadlock breaking time tDB Datagram throughput [kBytes/s] Rhealstone- Wert  R = f1 + f2 + f3 + f4 + f5 + f6 Gewichteter Rhealstone- Wert RW = c1f1 + c2f2 + c3f3 + c4f4 + c5f5 + c6f6

Task Switching Time Taskumschaltzeit Task number Task 3 Task 2 Task1 Time t1 t2 t3

Bestimmung der Taskumschaltzeit ready PAUSE loops for > 1ms wait for 1ms Task 2 Task 1

Preemption Time Task number Time t1 t2 Task 3 (high) Task 2 (medium) (low) Time t1 t2

Bestimmung der Preemption Time ready loops for > 1ms wait for 1ms PAUSE Task 2 (low priority) Task 1 (high priority)

Semaphore shuffling time = task relinquishes semaphor = task requests semaphor Task 1 Task 2 Task number Time Semaphor Ownership

Semaphore shuffling time loops for > 1ms t2 t1 Task 2 Task 1 Semaphor Ownership ready wait for 1ms PAUSE rsf wait tsf

Interrupt latency time Interrupt latency time = t1 t1 Interrupt handler Task t Note: CPU receives interrupt at time "t" Time

Deadlock Task number Task 2 Task 1 Time Deadlock Semaphor Ownerchip 2 Ownerchip 1 Deadlock = task requests semaphor 2 = task requests semaphor 1 Task number Time

Deadlock breaking time Tb Task 2 Task 1 = task relinquishes semaphor Task 3 (high priority) Semaphor Ownerchip = task requests semaphor Task number Time (medium priority) (low priority)

Deadlock breaking time II Deadlock breaking time = t1 + t2 t2 t1 = task preemption Task 3 ? Task3 (high priority) = task relinquishes semaphor = task requests semaphor Task 1 Time Critical Ressource Owner Task2 (medium priority) Task1 (low priority)

Bestimmung der Deadlock breaking time priority of task 3 inherent priority Task 1 Priority Task 2 ready wait for sem_t rsf rest of loops tsf wait for 1ms Task 3 (high) Semaphor Ownership PAUSE loops for > 1ms (medium) (low priority) loops for > 1/4ms

Datagram throughput t (message) Task number Time Task 2 Task1

Rhealstone-Benchmark: Meßwerte Interrupt Latency Time Task Switching Time Preemption Time Intertask Message Time Semaphore Shuffling Time Datagram throughput RMOS3-PC1 10,1 4,0 4,1 5,8 4,4 6,2 RMOS3 für Windows 31,1 23,0 23,4 32,0 29,0 Lynx 17,6 27,0 105,0 337,0 113,5 n.e. Unix SV Rel. 4 (SORIX) n.e 137,0 480,0 755,6 450,0

Rhealstone-Benchmark: Meßwerte