Institut für Angewandte Mikroelektronik und Datentechnik Results of phase 5: Investigations on a specific topic Special Features of the Virtex-6 FPGAs by Christoph Niemann Selected Topics in VLSI Design © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik1 Institute MD, University of Rostock

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Content The Virtex-6 LX240Ts features The DSP48E1 Slice Filter implementation utilising the dedicated DSP-Slices References © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Selected features of the Virtex-6 LX240T … © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik Feature QuantityRemarks #CLB-Slices37,680Each slice contains 4 LUTs and 8 flip-flops #DSP48E1 Slices768 Block RAM14,976 kB Integrated PCIe interfaces2 Ethernet MAC-Blocks4 Using six input lookup tables Produced in 40 nm technology 256 bit AES encrypting to protect intellectual property

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik DSP48E1 Slices features A 25×18 bit two's complement multiplier A 48-bit accumulator A dedicated pre-adder The 48-bit accumulator can also be used as 2*24 or 4*12 bit SIMD arithmetic or logic unit (bypassing the multiplier) The functions can be changed in runtime due to several multiplexers Able to run at 600 MHz assuming that all pipeline-stages are enabled Two DSP-Slices form a DSP-Tile Due to special interconnection resources 50 bit multiplication per tile is supported © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik The DSP48E1 Slice © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Filter implementation utilising the DSP-Slices © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik Using Standart LCBs Using DSP48E1 Slices connected via fabric connected via dedicated DSP- Tile resources Frequency53.4 MHz24.5 MHz37.5 MHz #LUTs #Registers Metric0.038 MHz MHz MHz 3 Power consumption (27 MHz) W3.435 W3.430 W

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik References Information References Figure References Signalverarbeitung-mit-FPGAs.pdf pdf © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik

Institut für Angewandte Mikroelektronik und Datentechnik Institut für Angewandte Mikroelektronik und Datentechnik Thank you for your attention! © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik