Speicher CPU Steuerwerk Rechenwerk 1 Befehlsregister 2 Befehlszähler 3

Slides:



Advertisements
Ähnliche Präsentationen
CPU (Central Processor Unit)
Advertisements

Befehlsregister interpretieren
Der Einfachstrechner in Aktion
Programmierung: Einführung
Die CPU Name Vornahme.
Systemarchitektur Sommersemester 2009 Universität des Saarlandes
Multiplizierer Gesucht: Schaltkreis zur Multiplikation zweier Binärzahlen , Beispiel: RW-Systemarchitektur Kap. 3.
Befehlssatz und Struktur
2.3 Register-Transfer-Strukturen
Datenverarbeitung Mitschrift vom
Strukturierter Text.
4. Schaltalgebra, Rechneraufbau
Peter Marwedel Informatik 12
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Agenda Die Hardwearkomponenten und ihre Funktionen - Mikroprozessor
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
WS 2009/10 1 Systeme 1 Kapitel 1 Aufbau von Rechnern.
FH-Hof Formale Sprachen - Maschinenmodelle Richard Göbel.
Neumannrechner.
W. Oberschelp G. Vossen Kapitel 7.
© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 8.1.
Aufbau und Funktionsweise von Prozessoren
von Dennis Braun Till Meyenburg Marvin Barghorn
Vorlesung 2 Rechnerarchitektur Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 3: Verschiedenes Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Rechnerarchitektur Vorlesung 2 Peter B. Ladkin
Vorlesung, Wintersemester 2009/10M. Schölzel 1 Optimierungstechniken in modernen Compilern Einführung.
1 Vorlesung 3 Verschiedenes Peter B. Ladkin
Michelle Sommer, Jessica Czesky, Luisa Hohensee und Lisa Buchweitz
Ablaufsteuerung (Microcode)
Der Simple As Possible Computer
2.3 Register-Transfer-Strukturen
So arbeitet ein PC.
John-von-Neumann-Architektur
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Aufbau und Funktionsweise
Aufbau eines Computers
Prof. Dr. Holger Schlingloff
Aufbau eines von-Neumann- Rechners Marcel Waldvogel.
Aufbau und Funktionsweise einer CPU
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter 8PLUS5-Quickie Einfache Addition 8051-Architektur.
Universelle Registermaschine
Grundlagen der Informatik
Übersicht: Hardware Zentraleinheit EVA-Prinzip
Verzweigungen in Delphi
Eine Übersicht von Margarete Streitwieser
Rechnerarchitekturen
D. Fey Vorlesung Grundlagen der Rechnerarchi- tektur und - organisation 20./ SS 2009 FAU Erl.-Nbg. Department Informatik 3 (Lst. Rechner- architektur)
D 11 Adress- Dekoder
Johann Baron von Neumann
Klaus Taeschner & Frank Reglin Mai 2006
Central Processing Unit (Zentraleinheit)
Der Prozessor Von Stephan Blum.
Funktionsweise und Aufbau einer CPU & der zeitliche Ablauf des x86

Lernfeld 4: Informationstechnische Systeme Bereitstellen
Prozessoren (CPU) Ahmet Aktas, HWI I.
Prozessoren Ein Referat von Maximilian Reisner. Inhalt  Erklärung  Grundbestandteile  Prinzipielle Arbeitsweise eines Prozessors  Werkstoffe  Umweltfreundliche.
Aufbau und Funktionsweise einer CPU
Eine Präsentation von Marcel Zika
Programmieren in C Wie speichert C
oder Womit genau ein Prozessor seine Zeit verbringt
Hardware Lösungen Quelle: (angepasst von Nicolas Ruh)
VHDL-Modellierung der Pipeline eines DLX-Prozessors
CPU Furkan Dogan.
Prozessor CPU Bauteilname 1. Ausschneiden
 Präsentation transkript:

Speicher CPU Steuerwerk Rechenwerk 1 Befehlsregister 2 Befehlszähler 3 Steuerwerk 1 Befehlsregister 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 7 Akkumulator 8 ALU 9 10 1

Speicher CPU Steuerwerk Rechenwerk LDA 7 ADD 8 1 Befehlsregister STA 9 Steuerwerk ADD 8 1 Befehlsregister STA 9 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 7 Akkumulator 7 8 ALU 9 10 2

Speicher CPU Steuerwerk Rechenwerk LDA 7 ADD 8 1 Befehlsregister STA 9 Steuerwerk ADD 8 1 Befehlsregister STA 9 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 7 Akkumulator 7 8 ALU 9 10 3

Speicher CPU Steuerwerk Rechenwerk LDA 7 ADD 8 1 LDA 7 Befehlsregister Steuerwerk ADD 8 1 LDA 7 Befehlsregister STA 9 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 7 Akkumulator 7 8 ALU 9 10 4

Speicher CPU Steuerwerk Rechenwerk LDA 7 ADD 8 1 LDA 7 Befehlsregister Steuerwerk ADD 8 1 LDA 7 Befehlsregister STA 9 2 Befehlszähler 3 LDA 7 Befehlsdecodierer 4 5 Rechenwerk 6 4 7 Akkumulator 7 8 ALU 9 10 5

Speicher CPU Steuerwerk Rechenwerk LDA 7 ADD 8 1 LDA 7 Befehlsregister Steuerwerk ADD 8 1 LDA 7 Befehlsregister STA 9 2 Befehlszähler 3 LDA 7 Befehlsdecodierer 4 5 Rechenwerk 6 4 7 Akkumulator 7 8 ALU 9 10 6

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 LDA 7 Steuerwerk ADD 8 1 LDA 7 Befehlsregister STA 9 2 1 Befehlszähler 3 LDA 7 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 8 ALU 9 10 7

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 LDA 7 Steuerwerk ADD 8 1 LDA 7 Befehlsregister STA 9 2 1 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 8 ALU 9 10 2

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 LDA 7 Steuerwerk ADD 8 1 LDA 7 Befehlsregister STA 9 2 1 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 8 ALU 9 10 3

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 1 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 8 ALU 9 10 4

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 1 Befehlszähler 3 ADD 8 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 1 Befehlszähler 3 ADD 8 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 8 ALU 9 10 6

Speicher CPU Steuerwerk 1 Rechenwerk LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 1 Befehlszähler 3 ADD 8 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk + 7 LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 2 Befehlszähler 3 ADD 8 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 + 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk + 7 4 LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 2 Befehlszähler 3 ADD Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 + 7 4 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk = 11 LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 4 7 Akkumulator 7 = 11 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk = 11 LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 = 11 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 ADD 8 Steuerwerk ADD 8 1 ADD 8 Befehlsregister STA 9 2 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 9 10 3

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 STA 9 Steuerwerk ADD 8 1 STA 9 Befehlsregister STA 9 2 2 Befehlszähler 3 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 9 10 4

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 STA 9 Steuerwerk ADD 8 1 STA 9 Befehlsregister STA 9 2 2 Befehlszähler 3 STA 9 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 STA 9 Steuerwerk ADD 8 1 STA 9 Befehlsregister STA 9 2 2 Befehlszähler 3 STA 9 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 STA 9 Steuerwerk ADD 8 1 STA 9 Befehlsregister STA 9 2 2 Befehlszähler 3 STA 9 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 9 10 5

Speicher CPU Steuerwerk 2 Rechenwerk LDA 7 ADD 8 1 STA 9 Steuerwerk ADD 8 1 STA 9 Befehlsregister STA 9 2 2 Befehlszähler 3 STA 9 Befehlsdecodierer 4 5 Rechenwerk 6 4 11 7 Akkumulator 7 8 ALU 11 9 10 5