Mikrocomputertechnik Herzlich Willkommen Jürgen Walter

Tabelle 8.1 Entwicklung einer Prozessor-familie Jahr Prozessor Bemerkungen 1969/70 8008 1971 Siemens Second Source 1973 8080 1978 8086 1981 8088 = 8086 mit 8-Bit externem Datenbus IBM-PC 1982 80186 80286 1985 80386 1988 80386SX = 80386 mit 16-Bit externem Datenbus 1989 80486 1,2 Millionen Transistoren ! 1990 80386 SL Stromsparende Version 80386 1991 80486SX = 80486 mit 16-Bit externem Datenbus 80486 50MHz 1993 Pentium 1994 Pentium Pro Auf 32-Bit getrimmt 1997 Pentium MMX Grafik-, Video-, Audio-Verarbeitung 1998 Celeron Privat-Anwender Pentium II Xeon Server, Workstations 1999 Pentium III / Xeon Desktop / Server 2000 Pentium 4 Neue Architektur, Front Side Bus, Befehlssatz 2001 Xeon Dualprozessor Tabelle 8.1 Entwicklung einer Prozessor-familie

Tabelle 8.1 Entwicklung einer Prozessor-familie 2001 Itanium Server 64-Bit 2002 Pentium 4 –M Notebookprozessor Itanium 2 2004 Celeron M Mobile Plattform für Privatanwender 2005 Pentium Extreme Erste Dualcore Prozessor Celeron D 64-Bit für günstige PCs 2006 Core 2 Duo PC und Notebook Prozessor

Tabelle 8.2 Prozessoren: Namen und Aufgabengebiet Beispiel Bitbreite Art Einsatzgebiet µ-Prozessor 6502, 6809 8-Bit CISC allgemein , Home-Computer, PC 8080, 8085 allgemein , PC, Industrie Z-80 allgemein, PC, Industrie 68000 16-Bit allgemein , Macintosh, 68020 32-Bit allgemein, Macintosh 80x86 allgemein, PC Pentium RISC allgemein, PC i960 C/RISC allgemein, Hybrid i860 64-Bit allgemein / Workstation MPC604 allgemein, Server, Workstation Arithmetik- 8087 arithmetische Operationen prozessor 80287 80387 Signal- ADSP 2100 Digitale Signalverarbeitung TMS 320 DSP 56001 24-Bit ADSP 21020 DSP 96000 TMS 32040 Grafik- ET4000 Grafik P9100 Vision864 Controller 8051 Für spezielle Aufgaben 8096 80166 Tabelle 8.2 Prozessoren: Namen und Aufgabengebiet

Tabelle 8.3 Unterscheidungskriterien für Prozessoren Kriterium Bemerkungen / typische Werte Allgemeine Register 4,8 Arithmetische Register 8 Index-Register Segment-Register Busbreite Adressbus nach außen 4,8,16,24,32,64 Bit Busbreite Adressbus intern Busbreite Datenbus nach außen Busbreite Datenbus intern Taktfrequenz 5,8,10,16,20,25,33,50,66,100,150 MHz Datenfluss 2,5,16,50,80,132,160 MByte/s Adressierbarer Speicherbereich 64, 512 KByte; 1,16,32 MByte; 4 GByte Memory Management auf dem Chip I/O Adressierbarkeit 64 KByte Adressierarten 8,1,24 Interface für Arithmetikprozessor Cache 1st Level, 2nd Level Pin-Anzahl 40, 68, 100, 132, 228 Stromversorgung 3,3V, 5V

Abb. 8.1 Anzeige des Hauptspeichers im Programm DEBUG.EXE C:\>debug -d2000:0020 2000:0020 E9 DF 00 50 52 80 3E CA-4C 40 74 E5 E8 B9 FD 72 ...PR.>.L@t....r 2000:0030 E3 8B 1E 18 59 B8 02 42-33 D2 8B CA CD 21 A3 C0 ....Y..B3....!.. 2000:0040 4C 89 16 C2 4C A3 C6 4C-89 16 C4 4C 8B F2 8B F8 L...L..L...L.... 2000:0050 B8 00 42 33 D2 8B CA CD-21 58 5B 53 50 05 0F 00 ..B3....!X[SP... 2000:0060 D1 D8 B1 03 B1 04 D3 E8-03 D8 8B D6 8B C7 83 FA ................ 2000:0070 10 73 95 B9 10 00 F7 F1-0B D2 74 01 40 03 C3 72 .s........t.@..r 2000:0080 87 2E 3B 06 02 00 77 80-89 3E A7 4C 89 36 A5 4C ..;...w..>.L.6.L 2000:0090 5A 58 8B DA 83 E2 0F B1-04 D3 EB 03 C3 50 52 89 ZX...........PR. -r AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000 DS=24EE ES=24EE SS=24EE CS=24EE IP=0100 NV UP EI PL NZ NA PO NC 24EE:0100 FE3C ??? [SI] DS:0000=CD

Abb. 8.2 Blockbild des Signalprozessors 218x Analog Devices

Abb. 8.3 ADSP-2106x Blockbild

Abb. 8.4 Einheiten des C515C-Controllers

Abb. 8.5 Blockschaltbild FullCAN Controller (Users Manual Infineon)

Abb. 8.5 Blockschaltbild C8051F340 64/32 kB ISP FLASH FLEXIBLE INTERRUPTS 8051 CPU 48 MIPS DEBUG CIRCIUTRY 4 kB RAM POR WDT HIGH-SPEED CONTROLLER CORE 8051 Kern Digitale Ein- Ausgänge Analoge Einheit Oszillator USB Controller Analoge Peripherie AMUX 10-bit 200ksps ADC TEMP SENSOR VREF VREG + - UART0 UART1 SPI SMBus PCA 4 Timers Ext. Memory I/F CROSSBAR Port 0 Port 1 Port 2 Port 3 Port 4 DIGITAL I/O PRECISION INTERNAL OSCILLATORS USB Controller / Transceiver

Auf dem Chip: 8051 Kern High Speed Pipelined Instructions architecture 70% der Befehle mit 1 oder 2 Systemtakten 48 MIPS Erweiterter Interrupt Verwaltung Watchdog Timer 64/32 kB ISP FLASH FLEXIBLE INTERRUPTS 8051 CPU 48 MIPS DEBUG CIRCIUTRY 4 kB RAM POR WDT HIGH-SPEED CONTROLLER CORE Speicher 4352 Bytes RAM 64kB Flash

Auf dem Chip: Analogteil Multiplexer Differentieller oder auf Masse bezogener Eingang 10-Bit A/D-Wandler Abtastfrequenz 200kHz Temperatursensor Vergleichspannung extern oder intern Option externer Wandlungsstart + - Analoge Peripherie AMUX 10-bit 200ksps ADC TEMP SENSOR VREF VREG

Auf dem Chip: Digitale Ein- Ausgänge 40 Ports 5 V tolerant Hoher Strom SMBus – I2C SPI-BUS 2 UARTS 4 16-Bit Zähler / Zeitgeber 16-Bit Zähler-Array Ext. Speicherschnittstelle UART0 UART1 SPI SMBus PCA 4 Timers Ext. Memory I/F CROSSBAR Port 0 Port 1 Port 2 Port 3 Port 4 DIGITAL I/O

Auf dem Chip: Takterzeugung 0,25% Genauigkeit Taktrückgewinnung Unterstützung USB und UART Externer Oszillator 80 kHz Interner Oszillator Kann zwischen Taktquellen im Betrieb umschalten PRECISION INTERNAL OSCILLATORS

Auf dem Chip: USB Controller / Transceiver USB Spezifikation 2.0 Full speed 12 Mbps Low speed 1,5 Mbps Integrierter Takt Unterstützt 8 Endpunkte 1 kB USB Buffer Speicher Integrierter Sender Keine externen Bauteile USB Controller / Transceiver

Abb. 8.6 Prototyp mit C8051F340 auf der EURO_535