Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.

Präsentation zum Thema: "Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf."—  Präsentation transkript:

1 Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf Code und Daten Effizient für komplexe Operationen Multitasking-fähig mit Betriebssystem Digitaler Signal-Prozessor Harvard-Architektur Daten und Programmcode in getrennten Speichern => Paralleler Zugriff auf Code und Daten Effizient für grosse Datenmengen MAC-Operation (multiply and accumulate) in einem Takt dank optimierter HW

2 DSP-Hardware DSV1, 2009, Hhrt, 2 MAC-Operation in Hardware Unabhängige HW-Adressgeneratoren für den parallelen Zugriff auf Daten und Code Ringbuffer-Adressierung (Delay-Lines) und bit-reversed- Adressierung (FFT), sowie Schleifenzähler in HW Dedizierter Stack-Speicher Kein Multitasking Dual-ported RAM und synchrone serielle Schnittstellen ermöglichen parallelen Zugriff durch CPU und Peripherie Fixed-Point-DSP mit sättigender Arithmetik und Guard- Bits in HW implementiert

3 DSV1, 2009, Hhrt, 3 CPU Diagram TMS320VC5510 DSP

4 DSV1, 2009, Hhrt, 4 Instruction Buffer Unit I Unit TMS320VC5510 DSP

5 DSV1, 2009, Hhrt, 5 Program Flow Unit P Unit TMS320VC5510 DSP

6 DSV1, 2009, Hhrt, 6 Address Data Flow Unit A Unit TMS320VC5510 DSP

7 TMS320VC5510 DSP DSV1, 2009, Hhrt, 7 Data Computation Unit, D Unit

8 TMS320VC5510 DSP DSV1, 2009, Hhrt, 8 Feature(s)Benefit(s) A 32 x 16-bit Instruction buffer queueBuffers variable length instructions and implements efficient block repeat operations Two 17-bit x17-bit MAC unitsExecute dual MAC operations in a single cycle One 40-bit ALUPerforms high precision arithmetic and logical operations One 40-bit Barrel ShifterCan shift a 40-bit result up to 31 bits to the left, or 32 bits to the right One 16-bit ALUPerforms simpler arithmetic in parallel to main ALU Four 40-bit accumulatorsHold results of computations and reduce the required memory traffic Twelve independent buses: – Three data read buses – Two data write buses – Five data address buses – One program read bus – One program address bus Provide the instructions to be processed as well as the operands for the various computational units in parallel to take advantage of the C55x parallelism. User-configurable IDLE DomainsImprove flexibility of low-activity power management

9 C5510 DSK (= DSP Starter Kit) DSV1, 2009, Hhrt, 9 Quelle aller Grafiken: TI-Hilfe zu C5510 DSK und TMS320VC5510 DSP

10 C5510 Programmierung DSV1, 2009, Hhrt, 10 TMS320C55x Technical Overview => spru393.pdf Programmierung in C => spru281f.pdf Kapitel 5 Programmierung in Assembler => spru281f.pdf Kapitel 6.5, spru280h.pdf, spru374g.pdf, spru375g.pdf DSPLIB enthält handoptimierte Bibliotheken für die Signalverarbeitung => spru422i.pdf Hinweis: die iir-Funktionen der DSPLIB sind für Filterkoeffizienten |a1| > 1 unbrauchbar => iircas52.asm im Verzeichnis DSK5510_vorlage verwenden Compiler-Intrinsics erlauben den effizienten Zugriff auf die speziellen Fähigkeiten des DSPs direkt aus einem C- Programm => spru281f.pdf Kapitel 6.5.4