Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Thomas Nickel Spezielle Anwendungen des VLSI-Entwurfs Realisierung eines 10 x 10 bit Multiplizierers Layout mit Cadence Silicon Ensemble cand. Ing. Thomas Nickel
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Thomas Nickel Layout mit Cadence Silicon Ensemble
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Thomas Nickel Vorgehensweise Synopsys Design Analyzer Cadence Silicon Ensemble Dynamic Power22,2072 mW17,1079 mW CellLeakage Power1,1189 mW Summe Verlustleistung23,3261 mW18,2268 mW Minimale Periode3,95 ns6,4 ns Entscheidung für Optimierung auf Low-Power Design auf Maximal 250 MHz synthetisiert Layout mit Silicon Ensemble erstellt
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen des VLSI-Entwurfs cand. Ing. Thomas Nickel Auflistung der Vergleichsparameter Design- bezeichnung min. Perioden- dauer (Timing Analyse) max. Frequenz f max (Timing Analysis) Verlustleistung bei f max (Synopsys nach Layout) Errechnetes Power-Delay- Produkt Verlustleistung bei 100 MHz (Synopsys nach Layout) Errechnetes Power-Delay- Produkt Core - Fläche (Cadence) Stat.Dyn.GesamtStat.Dyn.Gesamt [ns][MHz][mW] [pJ][mW] [pJ] [ m²] CarrySave- LowPower 6,4156,251,118917,107918, ,521,118910,966612, WertDesignbezeichnung Beste Frequenz:6,4nsCarrySave-LowPower Bestes Power-Delay-Produkt: ,52pJCarrySave-LowPower Beste Verlustleistung bei 100 MHz:12,0855mWCarrySave-LowPower Designername: Thomas Nickel