Mikrocomputertechnik

Slides:



Advertisements
Ähnliche Präsentationen
Mikrocomputertechnik
Advertisements

Mikrocomputertechnik
CPI Der einzelne Befehl braucht immer noch 5 Zyklen (stimmt nicht ganz, einige brauchen weniger!) Was verbessert wird, ist der Durchsatz = #Befehle /
Vorlesung: 1 Betriebliche Informationssysteme 2003 Prof. Dr. G. Hellberg Studiengang Informatik FHDW Vorlesung: Betriebliche Informationssysteme Teil3.
Vorteile der Online-Produkte
MC WS07 J. Walter. MC Einführung Organisatorisches Einsätze – Beispiele Mikrocontroller.
Mikrocomputertechnik - Kapitel 4
Bild 2.1. Logisches Symbol für D-Kippglied und Fotografie
E / IDE Enhanced / Integrated Device Elektronics
© 2006 W. Oberschelp, G. Vossen Rechneraufbau & Rechnerstrukturen, Folie 2.1.
µ-Controller-Labor Projekt- Prüfstandslüfter
Mikrocomputertechnik-Labor WS04/05
1 Elektronische Bedienkarte Türker Yigitoglu und David Jesensek.
Spielzeugsortierer Labor Mikrocomputertechnik Dozent: Prof. J. Walter
Team "Kugelsortieranlage"
Vorlesung: 1 Betriebliche Informationssysteme 2003 Prof. Dr. G. Hellberg Studiengang Informatik FHDW Vorlesung: Betriebliche Informationssysteme Teil2.
PKJ 2005/1 Stefan Dissmann Zusammenfassung Bisher im Kurs erarbeitete Konzepte(1): Umgang mit einfachen Datentypen Umgang mit Feldern Umgang mit Referenzen.
Differentieller Stromverstärker
Präsentation Teil 3 Betreuungsmitteilung
Ralf KüstersDagstuhl 2008/11/30 2 Ralf KüstersDagstuhl 2008/11/30 3.
Bild 1.1 Copyright © Alfred Mertins | Signaltheorie, 2. Auflage Vieweg+Teubner PLUS Zusatzmaterialien Vieweg+Teubner Verlag | Wiesbaden.
Mikrocomputertechnik-Labor SS‘04
20:00.
© Gabriele Sowada © Gabriele Sowada 2 Manuell Beispiel 1 demonstriert die Vorgehensweise bei der manuellen Programm- Eingabe am.
© Gabriele Sowada © Gabriele Sowada 2 Zügig Beispiel 2 demonstriert die Vorgehensweise bei der normalerweise genutzten Art der.
TWS/Graph HORIZONT Produkt-Präsentation Software für Rechenzentren
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter 8PLUS5-Quickie Einfache Addition 8051-Architektur.
...ich seh´es kommen !.
Wir üben die Malsätzchen
Syntaxanalyse Bottom-Up und LR(0)
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter Indirekte Adressierung- Quickie Beschreibung.
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter Speicher-Quickie Beschreibung.
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter EVA-WIE-Quickie Eingabe – Verarbeitung - Ausgabe.
Präsentation läuft auch vollautomatisch ab … wie du möchtest
Auslegung eines Vorschubantriebes
Analyse von Ablaufdiagrammen
HORIZONT 1 XINFO ® Das IT - Informationssystem HORIZONT Software für Rechenzentren Garmischer Str. 8 D München Tel ++49(0)89 /
HORIZONT 1 XINFO ® Das IT - Informationssystem PL/1 Scanner HORIZONT Software für Rechenzentren Garmischer Str. 8 D München Tel ++49(0)89 / 540.
HORIZONT 1 XINFO ® Das IT - Informationssystem Assembler HORIZONT Software für Rechenzentren Garmischer Str. 8 D München Tel ++49(0)89 /
Symmetrische Blockchiffren DES – der Data Encryption Standard
PARTENARIAT ÉDUCATIF GRUNDTVIG PARTENARIAT ÉDUCATIF GRUNDTVIG REPERES KULTURELLER ZUSAMMENHALT UND AUSDEHNUNG DER IDEEN AUF EUROPÄISCHEM.
Das IT - Informationssystem
Großer Altersunterschied bei Paaren fällt nicht auf!
1 (C)2006, Hermann Knoll, HTW Chur, FHO Quadratische Reste Definitionen: Quadratischer Rest Quadratwurzel Anwendungen.
Analyseprodukte numerischer Modelle
FT WS2007 J. Walter. Begrüßung Intro Gateway CAN-BUS Steuergerät Projekte – Labor Schwarzes Brett BLOG.
Schutzvermerk nach DIN 34 beachten 20/05/14 Seite 1 Grundlagen XSoft Lösung :Logische Grundschaltung IEC-Grundlagen und logische Verknüpfungen.
Vortrag von Rechtsanwältin Verena Nedden, Fachanwältin für Steuerrecht zur Veranstaltung Wege zum bedingungslosen Grundeinkommen der Piratenpartei Rhein-Hessen.
Ertragsteuern, 5. Auflage Christiana Djanani, Gernot Brähler, Christian Lösel, Andreas Krenzin © UVK Verlagsgesellschaft mbH, Konstanz und München 2012.
Der Erotik Kalender 2005.
Bildergalerie PRESEASON CAMP Juni 2014 Romanshorn Get ready for the Season!
Torsteuerung Marco Korrmann Dominik Sommer.
Mikrocomputertechnik Jürgen Walter
Mikrocomputertechnik Port-Quickie Prof. J. Walter Stand Januar Mikrocomputertechnik Jürgen Walter „Port-Quickie“ 8051-Port Eingabe - Ausgabe.
Mikrocomputertechnik Jürgen Walter
Mikrocomputertechnik 1 Einführung Prof. J. Walter Stand Oktober Mikrocomputertechnik Jürgen Walter „EVA-WAS-Quickie“ Eingabe – Verarbeitung - Ausgabe.
Seite 1 Prof. J. WALTER Kurstitel Stand: März 2007 mc-mt Jürgen Walter Mikrocomputertechnik.
Kompetenztraining Jura Martin Zwickel / Eva Julia Lohse / Matthias Schmid ISBN: © 2014 Walter de Gruyter GmbH, Berlin/Boston Abbildungsübersicht.
Mikrocomputertechnik Jürgen Walter
Mikrocomputertechnik 12-A-PWM-Quickie Prof. J. Walter, HsKa Stand Dezember Mikrocomputertechnik Jürgen Walter „PWM-P-Quickie“ Programmierung: P_25_50_75.
Das IT - Informationssystem
SAP Seminar 2007 Organisationsobjekte anlegen
1 Medienpädagogischer Forschungsverbund Südwest KIM-Studie 2014 Landesanstalt für Kommunikation Baden-Württemberg (LFK) Landeszentrale für Medien und Kommunikation.
Monatsbericht Ausgleichsenergiemarkt Gas – Oktober
Monatsbericht Ausgleichsenergiemarkt Gas – November
Seite 1 Prof. J. WALTER Kurstitel Stand: Oktober 2001 mc Mikrocomputertechnik - Kapitel 5 Herzlich Willkommen Prof. Jürgen Walter.
Mikrocomputertechnik BLIN_INT-P-Quickie Prof. J. Walter Stand Januar Mikrocomputertechnik Jürgen Walter „BLIN_INT-P-Quickie“
Mikrocomputertechnik Timer-0-1-Quickie Prof. J. Walter Stand Januar Mikrocomputertechnik Jürgen Walter „TIMER-0-1-Quickie“
Mikrocomputertechnik - Kapitel 4
 Präsentation transkript:

Mikrocomputertechnik Herzlich Willkommen Jürgen Walter

Abb. 4.1 Zahlendarstellung

Abb. 4.2 Befehl für 8051

Tabelle 4.1 Übersetzung des Codes in eine Hexadezimal Bitkombination Als Hexadezimalzahl Mnemotechnischer Code 0111 0100B 74H mov A, 0101 1001B 59H   #89

Abb. 4.3 Beschaltung der Ports

Tabelle 4. 2 Dokumentation der Beschaltung Port Anschluss Bemerkung P1.1 T1 Taster 1 P1.2 T2 Taster 2 P1.3 T3 Taster 3 P3.2 L1 Leuchtdiode 1 P3.3 L2 Leuchtdiode 2 P3.4 L3 Leuchtdiode 3

Abb. 4.4 Struktogramm für das erste, einfache Programm EIN_AUS.ASM

Programm: EIN_AUS $ title (EIN_AUS) $debug ;Einfaches Programm zum Ein- Ausschalten einer Leuchte ;Taster 1 Einschalten, Taster 2 Ausschalten ;Taster 3 Programm beenden CSEG AT 0H ;Legt absolute Codesegmentadresse auf 0h ljmp ANFANG ;Sprung auf Programmanfang ORG 100H ;Programmstart bei 100H ANFANG: jnb P1.1,LICHT_EIN ;Schalter 1 betaetigt ? jnb P1.2,LICHT_AUS ;Schalter 2 betaetigt ? jnb P1.3,PROGRAMM_ENDE ;Programmende ajmp ANFANG ;Springe zur Adresse Anfang LICHT_EIN: clr P3.2 ;Licht einschalten ajmp Anfang ;Springe zur Adresse Anfang LICHT_AUS: setb P3.2 ;Licht ausschalten PROGRAMM_ENDE: ljmp 8000H ;Monitoreinsprung end

Abb. 4.5 Symbole für Programm-Ablaufpläne

Abb. 4.6 Erstellen eines neuen Projektes

Abb. 4.7 Speichern der Projektdatei: Ein_aus.uv2

Abb. 4.8 Auswahl des Controllers

Abb. 4.9 Auswahl des Derivates SAB 80C535 für die EURO-535-Karte

Abb. 4.10 Einstellungen für die gewählte Hardwareumgebung

Abb. 4.11 Hinzufügen der Datei

Abb. 4.12 Das editierte Programm EIN_AUS.asm

Abb. 4. 13 Das editierte Programm Ein_aus Abb. 4.13 Das editierte Programm Ein_aus.asm mit Start/Stop Debug Session

Abb. 4.14 Das editierte Programm Ein_aus.asm im Debug-Modus

Abb. 4. 15 Das editierte Programm Ein_aus Abb. 4.15 Das editierte Programm Ein_aus.asm mit abgearbeiteten Befehlen

Abb. 4.16 Einstellungen in der Registerkarte Debug

Abb. 4. 17 Das editierte Programm Ein_aus Abb. 4.17 Das editierte Programm Ein_aus.asm nach Auslösen des Ladevorganges zur EURO_535

Abb. 4.18 Debug-Fenster nach Verbindungsaufnahme mit der EURO_535-Karte mit MON51 und das Setzen von Breakpoints

Abb. 4.19 Breakpoint LICHT_AUS

Abb. 4.20 Entwicklungsablauf

Abb. 4.21 Ablauf Programm-entwicklung

Abb. 4.22 Speicherbereiche 8051 / 80535

Tabelle 4.3 und Tabelle 4.4 Assembler Anweisungen Symbolische Adresse Anweisung Operant Funktion Funktionsbeschreibung Speicher Initialisierung und Reservierung [<name>:] DB <expression> <string> <list> Define byte in program memory Definiere Byte (8 Bit) im Programmspeicher DW Define word in program memory Definiere Wort (16 Bit) im Programmspeicher

Tabelle 4.3 und Tabelle 4.4 Assembler Anweisungen Symbolische Adresse Anweis-ung Operant Funktion Funktionsbeschreibung [<name>:] DBIT <expression> Advance bit location counter Reserviere <expression> Byte im bitadressierbaren Bereich Symbol Definitionen <name> EQU Create new symbol Definition eines neuen Symbols (nicht redefinierbar) SET Set symbol value temporarily (redefinierbar) USING - 0,1,2,3 - Select register bank Wahl der aktuellen Registerbank mit R0, R1, R2, R3, R4, R5, R6, R7 CODE Define code address symbol Definition eines Symbols im Programmspeicher DATA Define data adress symbol Definition eines neuen Symbols im internen Datenspeicher IDATA Define indirect data adress symbol Definition eines neuen Symbols im indirekt adressierbaren internen Datenspeicher XDATA Define an off chip data adress symbol externen Datenspeicher BIT Define a bit adress symbol Definition eines Symbols im bitadressierbaren Bereich

Tabelle 4.3 und Tabelle 4.4 Assembler Anweisungen Relative Segmente <segment-name> SEGMENT {CODE|XDATA|DATA|IDATA|BIT} [ _{PAGE|INPAGE|INBLOCK| BITADRESSABLE|UNIT}] Declare relocatable segment. [Assign attributes] Definition eines Segmentnamens mit einer Typangabe sowie ggf. Speichergrenzen RSEG Select relocatable segment Aktivieren des vorher definierten relativen Segments <segment-name>

Tabelle 4.3 und Tabelle 4.4 Assembler Anweisungen Absolute Segmente CSEG [AT<absolut adress>] select code segment Die folgenden Befehle und Definitionen werden auf absolute Adressen im CODE-Segment bezogen DSEG select internal data segment Die folgenden Definitionen werden auf absolute Adressen im internen Datenspeicher-Segment bezogen ISEG Select indirect internal segment Die folgenden Definitionen werden auf absolute Adressen im indirekt adressierbaren Datenspeicher-Segment bezogen XSEG select external data segment Die folgenden Definitionen werden auf absolute Adressen im externen Datenspeicher-Segment bezogen BSEG select bit adress segment Die folgenden Definitionen werden auf absolute Adressen im bitadressierbaren Segment bezogen Assembler Kontrolle für Zustände ORG <expression> Set location counter value Setzt den Adresszähler auf <expression> END End of program Ende des Programms

Abb. 4.23 Registerbänke

Tabelle 4.5 Interrupt Vektoren im Programmspeicherbereich des 8051 PC Interrupt Name Erklärung 0000H RESET Start Address after Reset 0003H EXTIO External Interrupt 0 000BH TIMER 0 Timer 0 Overflow Interrupt 0013H EXTI1 External Interrupt 1 001BH TIMER1 Timer 1 Overflow Interrupt 0023H SINT Serial Channel 0 Interrupt

Abb. 4.24 Programmspeicher

Abb. 4.25 Interner Datenspeicher

Abb. 4.26 Externer Datenspeicher

Abb. 4.27 Bitadressierbarer Bereich

Abb. 4.28 Speicherbereiche - Segmente

Tabelle 4.6 Assembler Controls. Default Abkürzung Funktion [ { _ MOD51 } ] * [ { _ NOMOD51 } ] * MOD51 - Mit MOD51 benutzt der Assembler die SFR- und Bitsymbole des SAB8051. NOMOD51 unterdrückt die Standardsymbole des 8051. [ { _ DATE (<date>) } ] * DATE () DA Text aus max. 9 Zeichen wird im Seitenkopf als Überschrift ausgegeben [ { _ DEBUG } ] * [ { _ NODEBUG } ] * NODEBUG DB / NODB Aufnahme bzw. Unterdrückung der Symboltabelle in die Objektcodedatei für das symbolische Testen mit dem ETA [ { _ EJECT } ] no EJECT EJ Papiervorschub auf Formularanfang [ { _ GEN } ] GE Generieren der Makro-Definition, der Makroaufrufe und der Makroexpansionen in der List-Datei [ { _ GENONLY } ] GENONLY GO Generieren von ausschließlich Makroexpansionen in der List-Datei, als ob die Expansion Teil des Quellenprogramms wäre. [ { _ NOGEN } ] NOGE Generieren der Makro-Definitionen, der Makroaufrufe.

Tabelle 4.6 Assembler Controls. Default Abkürzung Funktion [ { _ LIST } ] [ { _ NOLIST } ] LIST LI / NOLI Erstellen bzw. Unterdrücken einer Übersetzungsliste [ { _ MACRO [ (<memory percent>) } ] * [ { _ NOMACRO } ] * MACRO (50) MR / NOMR Auswerten und Expandieren von Makro-Aufrufen (bzw. keine Auswertung und Expansion bei NOMACRO). Prozentuale Zuweisung des verfügbaren Speichers [ { _ OBJECT (<file>) } ] * [ { _ NOOBJECT } ] * OBJECT (<source file.OBJ>) OJ / NOOJ Erstellung bzw. Unterdrückung einer Objekt-codedatei [ { _ PAGELENGTH (<n>) } ] * PAGELENGTH (60) PL Einstellung der Anzahl der Zeilen pro Seite (minimal 10, maximal 65535) [ { _ PAGEWIDTH (<n>) } ] * PAGEWIDTH (120) PW Einstellung der Anzahl der Zeichen pro Zeile (72 <= n <= 132) [ { _ PAGING } ] * [ { _ NOPAGING } ] * PAGING PI / NOPI Aufteilung bzw. Nichtaufteilung der Über-setzungsliste in Seiten mit Überschrift [ { _ PRINT (<file>) } ] * [ { _ NOPRINT } ] * PRINT (<source file.LST>) PR / NOPR Erstellung bzw. Unterdrückung einer Übersetzungs-Listendatei

Tabelle 4.6 Assembler Controls. [ { _ REGISTERBANK (<n> [...]) } ] * [ { _ NOREGISTERBANK } ] * REGISTERBANK (0) RB / NORB Reservierung der benutzten Registerbänke im Programm Modul. Mit NORB wird keine Registerbank reserviert [ { _ RESTORE } ] no RESTORE RS Wiederaktivierung der zuletzt sichergestellten Steuerparameter LIST, GEN [ { _ SAVE } ] no SAVE SA Sicherstellen der augenblicklichen Zustände der Steuerparameter LIST, GEN [ { _ SYMBOLS } ] * [ { _ NOSYMBOLS } ] * SYMBOLS SB / NOSB Aufnahme bzw. Unterdrückung der Symboltabelle in die Übersetzungsdatei [ { _ TITLE ('<string>') } ] no TITLE TT Ausgabe der Zeichenfolge <string> in der Über-setzungszeile (max. 60 Zeichen) einer jeden Seite der List-Datei [ { _ WORKFILES (ddd[, ddd]) } ] * same drive as source file WF Zuweisung Laufwerke für temporäre Arbeitsdateien des Assemblers [ { _ XREF } ] * [ { _ NOXREF } ] * NOXREF XR / NOXR Aufnahme bzw. Unterdrückung der Symbol-Querverweisliste in die Übersetzungsdatei

Tabelle 4.7 Program Status Word - Programm-Status-Wort Abkürz-ung Adresse Bedeutung CY BIT 0D7H Carry flag AC 0D6H Auxiliary carry flag for BCD operations F0 0D5H General purpose user flag RS1 0D4H Register bank select bits (00 - Bank 0; 01 Bank 1) RS0 0D3H Register bank select bits (10 - Bank 2; 11 Bank 3) OV 0D2H Overflow flag F1 0D1H P 0D0H Parity flag. wird bei jeder Instruktion gesetzt, rückgesetzt, ODD-EVEN von Akkumulator

Tabelle 4.8 Special Function Register nach funktionellen Gruppen Block Symbol Register Adresse Wert nach Reset CPU ACC Akkumulator 0E0H1) 00H B Hilfsregister B 0F0H1) DPTR Datenzeiger, High Byte Low Byte 83H 82H 0000H PSW Programm-Status-Wort 0D0H1) SP Stapel-Zeiger 81H 07H PC Programm-Zähler Interrupt IE Interrupt-Freigabe 0A8H1) System IP Interrupt-Priorität 0B8H1) Ports P0 Port 0 80H1) 0FFH P1 Port 1 90H1) P2 Port 2 0A0H1) P3 Port 3 0B0H1) Serielle SCON Serielle Port Kontrolle 098H1) Schnittstelle SBUF Serielle Ein-/ Ausgangspuffer 99H undefined Timer 0/ TCON Zeitgeberkontrolle 88H1) Timer 1 TMOD Zeitgebermodus 89H TH0, TL0 Zählerinhalt Zeitgeber 0 8CH 8AH TH1, TL1 Zählerinhalt Zeitgeber 1 8DH 8BH 80535-Erweiterung IEN0 Interrupt-Freigabe-Register 0 IEN1 Interrupt-Freigabe-Register 1 Tabelle 4.8 Special Function Register nach funktionellen Gruppen

Tabelle 4.8 Special Function Register nach funktionellen Gruppen Block Symbol Register Adresse Wert nach Reset IP0 Interrupt Priorität Register 0 0A9H 00H IP1 Interrupt Priorität Register 1 0B9H XX00 0000B3) IRCON Interrupt Anforderung Kontrolle 0C0H1) TCON2) Zeitgeber 1 Kontrolle 88H1) T2CON2) Zeitgeber 2 Kontrolle 0C8H1) Ports P4 Port 4 0E8H1) 0FFH P5 Port 5 0F8H1) P6 Port 6, Analog/Digital Input 0DBH Power Saving Mode PCON Energiespar-Modus Power Control Register 87H Serielle Schnittstelle ADCON A/D Wandlung, aber hier 7. Bit BD Baudrate 4800/9600 0D8H1) PCON2) Power Control, aber hier 7. Bit SMOD Baudrate verdoppelt undefined Compare/ CCEN Vergleich Übernahme Freigabe 0C1H Capture -Unit CCH1 CCL1 Vergleich Übernahme Register 1 0C3H 0C2H (CCU) CCH2 CCL2 Vergleich Übernahme Register 2 0C5H 0C4H CCH3 CCL3 Vergleich Übernahme Register 3 0C7H 0C6H CCH4 CCL4 Vergleich Übernahme Register 4 0CFH 0CEH CRCH CRCL Vergleich /Lade/Übernahme 0CBH 0CAH TH2 TL2 Zählerinhalt Zeitgeber 2 0CDH 0CCH 0000H T2CON Zeitgeberkontrolle 2 A/D A/D-Wandler Kontrolle Wandler ADDAT A/D-Wandler Datenregister 0D9H DAPR D/A-Wandler Kontrolle 0DAH Tabelle 4.8 Special Function Register nach funktionellen Gruppen

Tabelle 4.9 Wichtige Schreibweisen und Bedeutungen für die Befehle Abkürzung Bedeutung #data Daten sind in der Instruktion codiert - # = Zahl data addr Speicheradresse innerhalb des Chips Rr 0 r 7 Allgemein verwendbares Register der Registerbänke @Rr 0 r 1 indirekt adressierbares Register der Registerbänke code addr 16-Bit-Adresse decodiert als: volle 16-Bit-Adresse 11-Bit-Seitenadresse 8-Bit relativer Offset A Akkumulator C Carry Flag bit addr Bit-Adresse auf dem Chip / bit addr Komplementierter Inhalt der Bit-Adresse DPTR Datenzeiger ( Data Pointer ) PC Programmzähler ( Program Counter ) AB Register Paar

Tabelle 4.10 Registerinhalte nach RESET mit Übersetzung Symbol Wert Accumulator Akkumulator ACC 00H Multiplicationsregister Hilfsregister B B Data Pointer Datenzeiger DPTR 0000H Interrupt Enable Interrupt Freigabe IEN0,IEN1 Interrupt Priority Interrupt Priorität IP0, IP1 Port 0 P0 0FFH Port 1 P1 Port 2 P2 Port 3 P3 Program Counter Programm Zähler PC Program Status Word Programm Status Wort PSW Serial Port Control Serielle Port Kontrolle SCON Serial I/O-Buffer Serielle Ein-/ Ausgangspuffer SBUF Undef. Stack Pointer Stapel-Zeiger SP 07H Timer Control Zeitgeberkontrolle TCON Timer Mode Zeitgebermodus TMOD Timer 0 Counter Zählerinhalt Zeitgeber 0 TH0,TL0 Timer 1 Counter Zählerinhalt Zeitgeber 1 TH1,TL1 Tabelle 4.10 Registerinhalte nach RESET mit Übersetzung

Tabelle 4.10 Registerinhalte nach RESET mit Übersetzung 80535-Erweiterung Timer 2 Control Zeitgeber 2 Kontrolle T2CON 00H Register Symbol Wert Timer 2 Counter Zählerinhalt Zeitgeber 0 TH2,TL2 0000H Interr. Request Reg. Interrupt Anforderung IRCON Interrupt Control Reg. Interrupt Kontrollregister Comp. Capture Reg. 1 Vergl. Übern. Reg. 1 CCH1,CCL1 Comp. Capture Reg. 2 Vergl. Übern. Reg. 2 CCH2,CCL2 Comp. Capture Reg. 3 Vergl. Übern. Reg. 3 CCH3.CCL3 Comp./Rel./Capture Vergl. /Lade/Übern. Reg. CRCH,CRCL Timer 2 Control Reg. Zeitgeberkontrolle 2 A/D Conv. Contr. Reg. A/D-Wandler Kontrolle ADCON D/A Conv. Progr. Reg. D/A-Wandler Kontrolle DAPR Power Control Reg. Versorgungs-Kontrolle PCON Comp./capture enable Vergl.-Übern. Freigabe CCEN A/D Conv. data Register A/D-Wandler Datenreg. 8 ADDAT Tabelle 4.10 Registerinhalte nach RESET mit Übersetzung

Tabelle 4.11 PCON BITS Power Control Bits   87H SMOD PDS IDLS - GF1 GF0 PDE IDLE PCON Diese Bits werden nicht für den Stromsparmodus verwendet Bit Funktion PDS Power Down Start Bit. Wird dieses Bit gesetzt, ist dies der letzte Befehl, bevor in den Stromsparmodus umgeschaltet wird. IDLS IDLS Start Bit Wird dieses Bit gesetzt, ist dies der letzte Befehl, bevor in den IDLE-Mode (nur CPU ohne Takt) umgeschaltet wird. GF1 Bit zur allgemeinen Verwendung GF0 PDE Power Down Enable. Ermöglicht bei "1" den Stromsparmodus IDLE Idle mode Enable bit. Ermöglicht bei "1" den IDLE-Mode

Tabelle 4.12 IEN0 Interrupt 0 Control Bits   A8H EAL WDT ET2 ES ET1 EX1 ET0 EX0 IEN0 Wird nicht für Watchdog verwendet Bit Funktion WDT "0" Externer Interrupt 0 gesperrt "1" Erzeugt ein Zurücksetzen des Watchdog Timers. Muss unmittelbar vor SWDT gesetzt werden, um ein unbeabsichtigtes Rücksetzten zu vermeiden. SWDT Watchdog Timer start/refresh flag ist in IEN1 (0B8H)

Tabelle 4.13 IP0 Control Bits 0A9H - WDTS IP0.5 IP0.4 IP0.3 IP0.2 IP0.1 IP0.0 IP0   Wird nicht für Watchdog verwendet Bit Funktion WDTS Watchdog timer status flag "1" wird durch Hardware bei Start des Watchdog Timers erzeugt. Kann durch Software ausgelesen werden.