Beispiel Cache-Architektur

Slides:



Advertisements
Ähnliche Präsentationen
Ext2. Geschichte Minixerhebliche Beschränkungen extfs ext2erstmals aufhebung aller drängenden Beschränkungen ext3erweiterung um Journaling.
Advertisements

Algorithm Engineering
Hash-Tabellen und -Funktionen Hash-Tabellen in Java
4.5 Virtueller Speicher Problemsituation: Programme und Daten sind zu groß für den verfügbaren Arbeitsspeicher Frühere Lösung Aufspaltung der Programme.
Informatik 12 | DAES Compilerbau Wintersemester 2010 / 2011 Dr. Heiko Falk Technische Universität Dortmund Lehrstuhl Informatik 12 Entwurfsautomatisierung.
FH-Hof Der B-Baum Richard Göbel. FH-Hof Wahl des Verzweigungsgrad Verzweigungsgrad kann größer als 2 sein v Nachfolger für einen Knoten v-1 Werte in einem.
Lehrmaterial Grundlagen EDV
Systeme 1 Kapitel 3 Dateisysteme WS 2009/10.
Effizienz: Indexstrukturen
Informatik II, SS 2008 Algorithmen und Datenstrukturen Vorlesung 6 Prof. Dr. Thomas Ottmann Algorithmen & Datenstrukturen, Institut für Informatik Fakultät.
Vorlesung: Betriebssysteme © 2002 Prof. Dr. G. Hellberg 1 Studiengang Informatik FHDW Vorlesung Betriebssysteme 1. Quartal 2002.
LDAP und RADIUS RADIUS-Server
Studiengang Informatik FHDW
Blockchiffren Projektarbeit zum Thema Kryptographie
Embedded Applications
Vorlesung 4: Memory Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin Wintersemester.
Technische Informatik I
Vorlesung 2 Rechnerarchitektur Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 3: Verschiedenes Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 2 Rechnerarchitektur Peter B. Ladkin Wintersemester 2001/2002 Universität Bielefeld Technische Fakultät.
Rechnerarchitektur Vorlesung 2 Peter B. Ladkin
2. Link Layer Lernziele: – Verstehen wie IP prinzipiell über eine Link Layer Verbindung übertragen wird.
1 Vorlesung 3 Verschiedenes Peter B. Ladkin
2.3 Register-Transfer-Strukturen
Wichtige Fachausdrücke in C
Praktische Optimierung Sommersemester 2010 Prof. Dr. Günter Rudolph Lehrstuhl für Algorithm Engineering Fakultät für Informatik TU Dortmund.
Informatik Grundlagen, WS04, Seminar 11
Aufbau eines von-Neumann- Rechners Marcel Waldvogel.
Clustering mittels Grafikprozessor
Zuordnung CacheHauptspeicher
Information und Kommunikation Hartmut Klauck Universität Frankfurt SS
Einführung in die Informatik für Naturwissenschaftler und Ingenieure (alias Einführung in die Programmierung) (Vorlesung) Prof. Dr. Günter Rudolph Fakultät.
Einführung in die Informatik für Naturwissenschaftler und Ingenieure
Einführung in die Informatik für Naturwissenschaftler und Ingenieure (alias Einführung in die Programmierung) (Vorlesung) Prof. Dr. Günter Rudolph Fachbereich.
VP1 VP2 VP3 PP1.1 PP2.1 PP2.2 PP1.2 PP2.3 PP1.3 MMU VP1 VP2 VP3 PP1 PP4 PP6 MMU-Konfiguration für Prozess P1 Virtual Memory von P1 Physical Memory.
Aufgabe 1 In einem Mikroprozessorsystem mit 32-bit-Datenzugriff auf den Hauptspeicher ist ein Daten-Cache vorhanden. Das Laden des Caches erfolgt in Blöcken.
Einführung in die Informatik
Computertechnik heute
Modul I Grundlagen Hardware
Studiengang Informatik FHDW
Den Internet – Link, unter welchem der Blog zu finden ist kopieren.
Betriebssysteme Übung Tutorium „TLB & Virtual Memory“
Datenspeicherung Gk Informatik Jennifer Hahn Stefanie Svenja Bachmann.
D. Fey Vorlesung Grundlagen der Rechnerarchi- tektur und - organisation 20./ SS 2009 FAU Erl.-Nbg. Department Informatik 3 (Lst. Rechner- architektur)
Arbeitsspeicher Eine Präsentation von - Namen wurden entfernt -
Christian Steinle, Andreas Kugel, Reinhard Männer
Mikrocomputertechnik Jürgen Walter
CODA - Installation Installation der Binärdateien –Venus: Client-Programm –Vice: Server-Programm –Für Windows existiert eine Alpha-Version (Coda Client.
ArcView als SDE - Client SDE Client inklusive! ArcViewGIS: ArcView GIS: Michael Jacobi ESRI GmbH ESRI EUROPEAN USER CONFERENCE.
Medizinische Statistik und Informationsverarbeitung Quade Institut für Medizinische Biometrie, Informatik und Epidemiologie.
Analyse und Umsetzung einer Filter-basierten Paketverarbeitungsmaschine für IP-Netzwerke Lehrstuhl für Systemarchitektur und Betriebssysteme Forschungs-
Prof. K. Gremminger Folie 1 Vorlesung Datenbanksysteme SS 2002 Abhängigkeiten zwischen Transaktionen (Fehlerklassen) u Lost-Update-Problem u Dirty Read.
Andrew S. Tanenbaum – Moderne Betriebssysteme
Lehrstuhl für Informatik 3 - D. Fey Vorlesung GRa - SS , Folie 1 Beispiel Stack-Architektur.
4.4 Speicherarchitektur E/AGeräte E/A-Einheiten Leitwerk Prozessor
Aufgabe 1: Fügen Sie unten ein Textfeld und WordArt ein. Drehen Sie die Objekte. Ende der Aufgabe 1. Lassen Sie diese Präsentation geöffnet und wechseln.
DIGITALE DATENTRÄGER Florian Erker KF-Uni Graz
Herzlich willkommen bei HUPS, dem Hochschule Ulm Publikationsserver !
Funktionsprinzip·Anwendung·Zukunft
Lehrstuhl für Informatik 3 - D. Fey Vorlesung GRa - SS , Folie 1 Beispiel Cache-Architektur.
Pool Informatik, Sj 11/12 GZG FN W.Seyboldt 1 Pool Informatik 5 GZG FN Sj. 11/12 Kopieren, Daten, Programme.
Prof. Dr. T. Kudraß1 Speicherverwaltung: Flash-Laufwerke.
15 Tabellen erstellen und Tabellenstruktur bearbeiten Grundlagen zu Tabellen l Tabelle l Enthält Daten zu einem bestimmten Thema l Beispiele:  Mitarbeiterdaten.
RAM (Random Access Memory)
RAM (Random Access Memory)
Fakultät Verkehrswissenschaften „Friedrich List“ - Institut für Automobiltechnik Dresden–IAD - Lehrstuhl Kraftfahrzeugtechnik Fakultät Verkehrswissenschaften.
IP Subnetzberechnung Subnetzberechnung in 10 Minuten.
Aufbau und Funktionsweise einer CPU
Grösseneinheiten in der Informatik
Vorgestern, gestern und heute
 Präsentation transkript:

Beispiel Cache-Architektur

Gegeben Cache Größe: 32 KByte Blockgröße: 4 Byte Organisationsform: direkt abbildend Anzahl Einträge im Cache ≙ Anzahl Cache Zeilen = Cache-Größe / Blockgröße 32 * 1024 Byte / 4 Byte = 25 * 210 / 22 = 213 Cache-Zeilen → 13 Bits für Adressen notwendig Daten Tag 0x0000 ... 0x1FFF

Zugriff auf Speicher an der Adresse Größe: 1 MByte ≙ 220 Byte Zugriff auf Speicher an der Adresse 0x00000 Memory ... 0x10345 0xFFFFF 0x12 0x42 0x18 0x50 0x10345 → 0b 0001 0000 0011 0100 0101

{ Welche Cache-Zeile, welches Tag? 4 = 22 Byte Blockgröße 213 Cachezeilen 0b 0001 0000 0011 0100 0101 Byte-Nr 0b 0001 0000 0011 0100 0101 0x00010 0x00D1 Tag Cache-Zeile Memory 0x00010 0x00000 ... ... ... Tag Daten ... ... 11 10 01 00 ... 0x0000 ... ... { 0x10344 0x12 0x12 ... ... ... ... ... ... 0x10345 0x42 0x42 0x10346 0x18 0x18 0x00D1 0x10347 0x50 0x50 ... ... ... ... ... ... ... ... ... 0x1FFF ... 0xFFFFF

Gegeben Cache Größe: 32 KByte Blockgröße: 4 Byte Organisationsform: jetzt 2-fach assoziativ Anzahl Einträge im Cache ≙ Anzahl Cache Zeilen = Cache-Größe / Blockgröße / Assoziativitätsgrad (32 * 1024 Byte / 4 Byte) / 2 = 25 * 210 / 23 = 212 Cache-Zeilen → 12 Bits für Adressen notwendig Daten Tag 0x000 ... 0xFFF 0x001

In beiden Zeilen ablegbar Welche Cache-Zeile, welches Tag? 4 = 22 Byte Blockgröße 212 Cachezeilen 0b 0001 0000 0011 0100 0101 Byte-Nr 0b 0001 0000 0011 0100 0101 0x000100 0x0D1 Tag Cache-Zeile Memory 0x000100 0x00000 ... ... ... Tag Daten ... ... 11 10 01 00 ... 0x000 ... ... { 0x10344 0x12 0x12 In beiden Zeilen ablegbar ... ... ... ... ... ... 0x10345 0x42 0x42 0x000100 0x12 0x42 0x18 0x50 0x10346 0x18 0x0D1 0x000100 0x12 0x42 0x18 0x50 0x10347 0x50 0x50 ... ... ... ... ... ... ... ... ... ... 0xFFF 0xFFFFF