SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung.

Slides:



Advertisements
Ähnliche Präsentationen
Prüfung objektorientierter Programme -1
Advertisements

Phasen und ihre Workflows
Vorlesung Prozessidentifikation
Gedanken zur Redundanz - ein Einführungsvortrag -
Übung zu Einführung in die LDV I
Fakultät für Elektrotechnik und Informationstechnik Fachbereich Elektronische Schaltungen und Systeme Technische Universität Ilmenau Jet-Extraktion für.
Technische Grundlagen der Informatik 1
Modellbasierte Software-Entwicklung eingebetteter Systeme
Eingebettete Systeme Qualität und Produktivität
C Tutorium – Semaphoren –
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Holger Harms, Harald Widiger,
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Modelle und Methoden der Linearen und Nichtlinearen Optimierung (Ausgewählte Methoden und Fallstudien) U N I V E R S I T Ä T H A M B U R G November 2012.
Modelle und Methoden der Linearen und Nichtlinearen Optimierung (Ausgewählte Methoden und Fallstudien) U N I V E R S I T Ä T H A M B U R G November 2012.
SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung.
Datentechnik12. Übung THS, 15.November 2006 Testen hochintegrierter Schaltungen Übung 2: SCOAP-Algorithmus Ralph Weper.
Test hochintegrierter Schaltungen
Test hochintegrierter Schaltungen
1 Technische Universität Darmstadt FG Mikroelektronische Systeme Prof. Dr. Dr. h.c. mult. Manfred Glesner Resonantes Umladen von Taktnetzwerken Clemens.
Datentechnik13. Übung THS, 22.November 2006 Testen hochintegrierter Schaltungen Übung 3: SCOAP-Algorithmus (sequentiell) Ralph Weper.
Prof. Dr. Holger Schlingloff
Qualitätssicherung von Software Prof. Dr. Holger Schlingloff Humboldt-Universität zu Berlin und Fraunhofer FIRST.
Folie 1/7 Simeon Meier – Oliver Klein Informationstechnik-Labor Vortrag: Informationstechnik-Labor SS08 Simeon Meier & Oliver Klein.
Universität Stuttgart Institut für Kernenergetik und Energiesysteme Einzeltests im Rahmen des V-Modelles Aufgaben Überprüfung des Programmcodes mit Hilfe.
Prüfung von SW-Komponenten – Überblick
Technische Informatik I (SS 2006) Teil 1: Logik 1b: Schaltnetze.
Technische Informatik I
Technische Informatik I
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik, Universität Rostock Spezielle Anwendungen.
Uebung 03 Perceptron Training INPUTINPUT b OUTPUTOUTPUT w1w1 w2w2.
F FnFn z Prof. Dr. Johann Graf Lambsdorff Universität Passau SS a. Anhang zur Bestimmung der optimalen Taylor-Regel.
Quadratische Gleichung
Tutorium Aufgabe 1 Informationen in Designmatrix in: - Darin sind die Prädiktoren enthalten - Aber sagt uns noch mehr! Untersuchungsdesign darin.
Vorlesung Gestaltung von soziotechnischen Informationssystemen - RequirementsEngineering und Contextual Design- Thomas Herrmann, Lehrstuhl Informations-
Information und Kommunikation Hartmut Klauck Universität Frankfurt SS
Basisinformationstechnologie HK-Medien
Quantum Computing Hartmut Klauck Universität Frankfurt WS 05/
Hardware / Software Codesign Hardware versus Software.
3.3 Speicher Latches SR-Latch 1-bit Speicher S Q Q R Q Q
3.3 Speicher Latches (1/4) SR-Latch S Q Q R Q Q
Schülerstudienwoche vom bis
Speichern von Informationen
Kostenfaktoren für einen Asic HW/SW Codesign 2007 Mark VOLCIC
Speichern von Informationen
Schaltnetze und Schaltwerke Marcel Waldvogel
Technische Informatik II
Modelle und Methoden der Linearen und Nichtlinearen Optimierung (Ausgewählte Methoden und Fallstudien) U N I V E R S I T Ä T H A M B U R G November 2011.
Modelle und Methoden der Linearen und Nichtlinearen Optimierung (Ausgewählte Methoden und Fallstudien) U N I V E R S I T Ä T H A M B U R G November 2012.
Algorithmen und Datenstrukturen 1 SS 2002
Universität Rostock Fachbereich Elektrotechnik und Informationstechnik Institut für Angewandte Mikroelektronik und Datentechnik Eine Prozessorarchitektur.
Technische Informatik II
Algebraische Optimierung (1)
SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen Übung 9.
Relationentheorie  AIFB SS Semantische Integritätsbedingungen (1|7) Eine „semantische Integritätsbedingung“ (sIB)  über der Attributmenge.
Modellbasierte Software-Entwicklung eingebetteter Systeme
Institut für Angewandte Mikroelektronik und Datentechnik Selected Topics in VLSI Design (Module 24513) Vincent Wiese Adder Structures on FPGA and ASIC.
Modellbasierte Software- Entwicklung eingebetteter Systeme Prof. Dr. Holger Schlingloff Institut für Informatik der Humboldt Universität und Fraunhofer.
CONFIDENTIAL Corsair Speicher Training November GB vs. 2GB Und warum es nicht so einfach ist…
HEINZ NIXDORF INSTITUT Universität Paderborn Fachbereich Mathematik/Informatik Algorithmische Probleme in Funknetzwerken VI Christian Schindelhauer
Klausurtermine: , Uhr , Uhr.
Testen hochintegrierter Schaltungen
Test 1 Test 2 Test 3. Test 4 Test 5 Test 6 Test 7 Test 8 Test 9.
X. Übungsblatt – Aufgabe X In dieser Aufgabe sollen die Eigenschaften ausgesuchter Flipflopschaltungen untersucht werden. Die Verzögerungszeit eines jeden.
Fehlertoleranz und Robustheit Präsentation von Thomas Schlögl
X. Übungsblatt – Aufgabe X In Aufgabe 1a) wurde ein sog. 2:1-Multiplexer entworfen, den man vereinfacht mit nebenstehenden Blockschaltbild darstellen kann.
X. Übungsblatt – Aufgabe X a)Entwerfen Sie eine digitale Schaltung, die bei einer logischen 0 des Steuereinganges S den logischen Wert des Eingangs x 0.
Übung zu Grundlagen der Technischen Informatik
Test.
 Präsentation transkript:

SETS, March 2006Institut für Elektrotechnik und Informationstechnik Test hochintegrierter Schaltungen November 07 Test hochintegrierter Schaltungen Übung 1

Test hochintegrierter Schaltungen November 07 2 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)  Fehlerrate Burn-in, usefull period, Burn-out

Test hochintegrierter Schaltungen November 07 3 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)  Fehlerrate Burn-in, usefull period, Burn-out  Kenngrößen: S 0 1 tt0 0: fehlerfreie Operation 1:Fehlverhalten

Test hochintegrierter Schaltungen November 07 4 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)

Test hochintegrierter Schaltungen November 07 5 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit) R(5)=exp(-0.01* 5)≈0.951 MTBF=1/0.01=100

Test hochintegrierter Schaltungen November 07 6 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit)

Test hochintegrierter Schaltungen November 07 7 Institut für Elektrotechnik und Informationstechnik Aufgabe 1 (Zuverlässigkeit) b)Das TMR System kann den Ausfall einer Y-Box tolerieren. Die Wahrscheinlichkeit, dass das System im Zeitraum von 0 bis 5 Jahre keinen Ausfall erlebt (unter der Bedingung, dass es zum Zeitpunkt 0 nicht ausfällt), ist gleich der Wahrscheinlichkeit, dass 1.der Voter in diesem Zeitraum keinen Ausfall erlebt und 2.alle Y-Boxen nicht Fehlschlagen oder eine ausfällt  RTMR(5)=RV(5)*(RY(5)^3+3*RY(5)^2*(1-RY(5)))  Es kann nun zusätzlich ein weiterer Ausfall einer Y-Box toleriert werden.  R5MR(5)=RV(5)*(RY(5)^5+5*RY(5)^4*(1-RY(5))+10*RY(5)^3*(1-RY(5))^2) b)Ohne Schaltjahre, Schalttage, … Availability =MTBF/(MTBF+MTTR) =100J/(100J+1/365 J) =100J/(36501J/365) =36500J/36501J = 0,9972 = 0,999972= 99,9972 %

Test hochintegrierter Schaltungen November 07 8 Institut für Elektrotechnik und Informationstechnik Aufgabe 2 (Ausbeute)  Ausbeute  Modellierung

Test hochintegrierter Schaltungen November 07 9 Institut für Elektrotechnik und Informationstechnik Aufgabe 2 (Ausbeute)

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 2 (Ausbeute) Alpha: 1.alpha von HP bestimmen (≈1,73) 2.alpha inYield für DEC einsetzen (≈18,85%) alphaYield HPalphaYield HP 133,781,7127,09 1,132,451,7227,03 1,231,291,7326,97 1,330,271,7426,91 1,429,361,7526,85 1,528,541,7626,79 1,627,811,7726,73 1,727,151,7826,67 1,826,561,7926,61 1,926,011,826,56 225,511,8126,50

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Eingänge der Schaltung und Ein- und Ausgänge von Gatter konstant 0 oder 1  Testmuster: Eingabe mit  Kenngrößen: (Un)Detectable:es gibt (k)ein Testmuster aus X (Un)Detected:es gibt (k)ein Testmuster aus T n n

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Eingänge der Schaltung und Ein- und Ausgänge von Gatter konstant 0 oder 1  Testmuster: Eingabe mit  Kenngrößen:  Relationen: Äquivalenz: g dominiert f:

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  equivalente Fehler : e und f an UND Gattern an ODER Gattern  dominante Fehler an ODER-Ausgang dom. an Eingängen an AND-Ausgang dom. an Eingängen a b c e f d h g i

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  equivalente Fehler : e und f an UND Gattern an ODER Gattern  dominante Fehler(!!!): an ODER-Ausgang dom. an Eingängen an AND-Ausgang dom. an Eingängen a b c e f d h g i

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  notwendige Spalten : gehören zur Testmenge  dominierte Spalten können gestrichen werden a b c e f d h g i

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Redundante Fehler Optimierung Ungünstiges Design for Test Komplexität Fehlertolerante Schaltungen Hazard Elimination –statischer Hazard bei (val1,val2)=11 und sel 1→0 sel val2 val1valout redundanter Implikant

Test hochintegrierter Schaltungen November Institut für Elektrotechnik und Informationstechnik Aufgabe 3 (Haftfehler)  Redundante Fehler Optimierung Ungünstiges Design for Test Komplexität Fehlertolerante Schaltungen Hazard Elimination sel val2 val1valout e ? Hazard wird bei diesem Fehler nicht mehr blockiert.