SIMATIC Technology High-Speed Boolean Processor FM 352-5.

Slides:



Advertisements
Ähnliche Präsentationen
Organisatorisches Die * bzw. ** Aufgaben müssen gelöst werden, da sie später wieder gebraucht werden. Musterlösungen werden zwei Wochen nach den Übungsblättern.
Advertisements

Automation and Drives.
Neue Funktionen Highlights Projektierung Anwendungsbeispiele
Programmieren im Großen von Markus Schmidt und Benno Kröger.
Ethernet Powerlink Safety (EPLsafety) Volker Sasse , KW-Software
Multiplizierer Gesucht: Schaltkreis zur Multiplikation zweier Binärzahlen , Beispiel: RW-Systemarchitektur Kap. 3.
Technische Eigenschaften (1)
1-1 Schlank und schnell zum Datawarehouse Marc Bastien Oracle Deutschland GmbH BTW Leipzig,
Claas J. Cornelius - Ogg-on-a-chip - MDCT MDCT Funktionsweise und Limitierende Faktoren.
Einführung in die Informationsverarbeitung Stunde II: Datenstrukturen Manfred Thaller, Universität Köln Köln 22. Oktober 2007.
SIMATIC ET 200M Systemredundanz
Highlights der neuen STEP 7 Version
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
FH-Hof Indirekte Adressierung Richard Göbel. FH-Hof Einfache Speicherung von Daten Eine "einfache" Deklaration definiert direkt eine Speicherplatz für.
Rechneraufbau & Rechnerstrukturen, Folie 7.1 © 2006 W. Oberschelp, G. Vossen.
Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen.
FS_Geschwindigkeitsmessung
Aufbau und Funktionsweise von Prozessoren
Vorlesung 2 Rechnerarchitektur Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 3: Verschiedenes Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin
Vorlesung 5: Interrupts Universität Bielefeld – Technische Fakultät AG Rechnernetze und verteilte Systeme Peter B. Ladkin Wintersemester.
Vorlesung 5 Interrupts Peter B. Ladkin
Rechnerarchitektur Vorlesung 2 Peter B. Ladkin
VDMA Workshop Sicherheitssteuerungen
Folie 1 ONLINE USV-Systeme AG Zubehör SNMP-Karte, August 2010 Zubehör zu SNMP-Karte für Gebäude-Management.
1 Vorlesung 3 Verschiedenes Peter B. Ladkin
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren
Plattformunabhängige Programmiersprache
CPLD/FPGA-Programmierung mit E-blocks. Wozu die CPLD/FPGA-Programmierung untersuchen? Zusammenhang zur modernen Digitalen Elektronik Verschwinden der.
University of Applied Sciences Übung Objektorientierte Programmierung II Dipl.-Inf. (FH) Markus Vogler.
Steuerung externer Komponenten über ein USB-Interface.
Aufbau eines von-Neumann- Rechners Marcel Waldvogel.
Die Finalisten für den Advanced Encryption Standard Advanced Encryption Standard Herbert Frohner Sebastian Hegenbart Joachim Kerschbaumer.
BREWERY-AUTOMATION Solutions for Micro- Breweries
Die unterschiedlichen Möglichkeiten der PC – RCX Steuerung
Basisinformationstechnologie HK-Medien
FPGA... ein Versuch. Uli Schäfer 1. Historie: PLD Uli Schäfer 2 Schaltungsgrösse wächst drastisch mit Zahl der Eingänge CPLD = Array + Flipflops + macro.
Prozessorgesteuerte Morse-Kommunikation
Computerorientierte Physik VORLESUNG
SIMATIC Technology Lagegeregeltes Positionieren mit Easy Motion Control.
SIMOTION Fliegende Säge V2.0
SIMATIC WinAC WinAC Slot 412/416, Version 3.2 Liefereinsatz: 11/2001.
SINAMICS DCC Lastverteilung V1.02
News S7-Technology V4.1.
Programmieren in Assembler
Multivendor Anwendung NB Kopplung an S über Ethernet
PHP: Operatoren und Kontrollstrukturen
Datenverarbeitung im PC
Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.
Seite 1 Technische Informatik II (INF 1211) – Kurzfragenteil (Ohne Unterlagen) Am Prof. W. Adi Zeit: (20 Minuten) Bitte schreiben Sie die Lösung.
Verarbeitung und Computerinneres
Befehle in der Kontaktplan-Programmierung
SIMATIC ET 200M / MP Systemredundanz
Rechnerstrukturen 3b. Endliche Automaten.
Grundlagen, Prinzipien und Aufgaben eines Betriebssystems
CAN-Module – Wie trennt man die „Äpfel“ von den „Birnen“?  ERIMEC – Ernst Richter Messtechnik.
Central Processing Unit (Zentraleinheit)
Anlagen-Umrüstung von
Mikrocomputertechnik Jürgen Walter
Schutzvermerk nach DIN 34 beachten EASY 800-Steuerrelais.
Federweg messen ? Bodenfreiheit erfassen und optimieren
Station 4 Prüfen und Sortieren
IEC Ablaufsprache / Sequential Function Chart
Aktueller Stand der Technik. Auf dem Markt sind heute bereits 64-Bit Mikrocontroller. Die meiste Verwendung finden allerdings noch immer die 8-Bit Modelle.
Mikrocomputertechnik BLIN_INT-P-Quickie Prof. J. Walter Stand Januar Mikrocomputertechnik Jürgen Walter „BLIN_INT-P-Quickie“
X. Übungsblatt – Aufgabe X a)Entwerfen Sie eine digitale Schaltung, die bei einer logischen 0 des Steuereinganges S den logischen Wert des Eingangs x 0.
Vom HW-Automaten zum Prozessor
Generierung von Berichten mit Oracle Reports Server 10g
CSL211 Computer Architecture
IEC Ablaufsprache / Sequential Function Chart
 Präsentation transkript:

SIMATIC Technology High-Speed Boolean Processor FM 352-5

High-Speed Boolean Processor FM 352-5 Übersicht Ultra schnelle Verarbeitung 1 µsec Zykluszeit Entwickelt für Applikationen Mit höchsten Anforderungen an Verarbeitungsgeschwindigkeit Mit höchsten Anforderungen an kürzeste Reaktionszeiten Bei denen Jitterfreiheit benötigt wird Bei denen gewöhnliche S7-CPU zu langsam sind Einsetzbar in S7-300, ET 200M Typische Applikationen Fertigungsprozesse mit höchstem Durchsatz Qualitätssicherung Werkzeug-/Maschinenschutz High-Speed Boolean Processor FM 352-5 Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Highlights Höchste Geschwindigkeit und großer Speicher Übersicht Höchste Geschwindigkeit und großer Speicher Kürzeste Reaktionszeit, 1 µs Speicherplatz, ca. 800 Binärverknüpfungen realisierbar Datensicherung auf kostengünstiger Micro Memory Card für Baugruppentausch ohne PG Einfache und schnelle Kommunikation 16 Byte Datenschnittstelle (z.B. für Prozesswertvorgaben) Einfachste Programmierung Durch Verwendung von STEP 7 KOP/FUP Keine neue Programmiersprache erforderlich Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Highlights Umfangreiche Funktionen Integrierte Peripherie Übersicht Umfangreiche Funktionen UND, ODER, XOR, Schiebe-, Rotieroperationen Zeiten, Zähler, Vergleicher Pulsgenerator, Frequenzmessung, Periodendauermessung Teiler, Schieberegister, FIFO, LIFO Mathematische Funktionen: ADD, SUB, MULT, DIV, ABS Für 16-Bit und 32-Bit Werte Integrierte Peripherie 12 schnelle Eingänge 8 schnelle Ausgänge Inkrementalgeber 5 V (RS 422), 24 V (HTL) Geber Absolut SSI (Master, Mithören) Standalone Betrieb möglich Ohne übergeordnete CPU Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Hardware Hohe Verarbeitungsgeschwindigkeit dank eines FPGA*-Prozessors Übersicht Hohe Verarbeitungsgeschwindigkeit dank eines FPGA*-Prozessors Anpassung an die Applikation durch Programmierung Onboard Ressourcen zur Umgehung des Flaschenhalses “Systembus” 12 DI/24 V Eingangsverzögerung einstellbar (0 - 1600 µs) Standard Eingänge 8 DO/24 V/0.5 A P-schaltend oder M-schaltend 1 Wegmessgeber anschließbar für positionsabhängige Aktionen Inkrementalgeber 5 V(RS 422)/24 V (HTL) SSI Geber Technische Features Applikationen Arbeitsweise * field programmable gate array FPGA Konfiguration Migration Logistik Internet

Systemintegration Übersicht Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Programmierung und Systemeinbindung Übersicht FM 352-5 Programmierung Unter Verwendung des Standard STEP 7 KOP-, FUP-Editors Unter Verwendung einer Untermenge des S7-300 Befehlssatzes: Binary logic operations, comparator, timer, counter, move Shift register, pulse width modulator, binary divider Math-Functions: Add, Sub, Mult, Div, Abs S7-CPUs können zum Testen des Programms benutzt werden Programm wird in einer Micro Memory Card abgespeichert. Schnittstelle zur Mastersteuerung Schnelle 16 Byte Datenschnittstelle Zu S7-CPU/PROFIBUS Master (z.B. zum Schreiben/Lesen von Variablen) Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Technische Features Übersicht Zykluszeit 1 µs Verknüpfungen ca. 800 (bei reiner Bitverküpfung) Datenschnittstelle 16 Byte Peripherieadressraum (14 Byte Daten, 2 Byte Status) Digitale Eingänge 9 + 3 (wenn kein 24 V Inkremental- geber verwendet wird) Digitale Ausgänge 8 DI, 24 V, 0,5 A Alarme 8 Prozessalarme (OB40), Diagnosealarm (OB82) Geber 1 Inkrementalgeber 24 V, 5 V oder 1 Absolut/SSI (Master, Mithören) Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Befehlssatz Logische Operationen Übersicht Logische Operationen Und, Oder, XOR, Schiebe, Rotiere Flip-Flop, Flankenerkennung, Inverter Zeiten, Zähler, Binärteiler, Vergleicher Mathematische Funktionen Addieren, Subtrahieren, Dividieren, Multiplizieren, Absolut Register Schieberegister, FIFO, LIFO Pulsgenerator Messfunktionen Periodendauermessung, Frequenzmessung Formatumwandlung Bit – Wort - Doppelwort Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Applikationen Anwendungen mit hoher Reaktionsgeschwindigkeit Übersicht Anwendungen mit hoher Reaktionsgeschwindigkeit Z.B. bei der Automatisierung von Maschinen mit hohen Taktraten (Zigarettenfertigung, Verpackungsindustrie, usw.) Anwendungen mit höchster Jitterfreiheit Anwendungen, die mit einer Standard-SPS aus Performance- Gründen nicht mehr zu realisieren sind. Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Applikationsbeispiel Geschwindigkeitsmessung Übersicht Aufgabenstellung Über zwei Lichtschranken soll die Geschwindigkeit von Fahrzeugen bis 300 km/h ermittelt werden Genauigkeit < 0.1 % (< 5 µsec) Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Lichttaster1 Lichttaster 2 0.5 m Logistik Internet

Lösung der Applikation Geschwindigkeitsmessung Übersicht Realisierung der Geschwindigkeitsmessung Erzeugung einer internen Grundfrequenz von 500 KHz Mit Erkennung des Lichttasters 1 wird ein Zähler mit der erzeugten Grundfrequenz getriggert Mit Erkennung des Lichttasters 2 wird der Zähler wieder gestoppt Der Zählwert kann von der CPU gelesen werden und in die Geschwindigkeit umgerechnet werden Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Lichttaster1 Lichttaster 2 0.5 m Internet

Applikationsbeispiel Teile härten Übersicht Längenmessung der Teile (gut/schlecht 0.1mm) Kantenerfassung und Start des Härte- programmes nach erreichen der Offsetposition Positionsabhängige Vorgabe der Mikrowellenfrequenz (10–50 KHz) Aufgabenstellung Technische Features Position Freq. Härteprofil Geber Bandlauf 60m/min Mikrowelle Lichttaster Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Lösung der Applikation Teile härten Übersicht 1. Längenmessung der Teile (gut/schlecht 0.1mm) Erfassen des Start- und Endwertes der Teile Berechnung der Differenz  Länge 2. Kantenerfassung und Start des Härteprogramms nach Erreichen der Offsetposition Erfassen des Startwertes der Teile Vergleich auf „Istwert > Kantenposition + Offsetposition“ 3. Positionsabhängige Vorgabe der Mikrowellenfrequenz Vergleich der Schaltpositionen Direkte Ausgabe der Frequenzen über die integralen Funktion „PULSGENERATOR“ Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet Position Freq. Härteprofil

Herzstück der FM 352-5 ist ein FPGA (Field Programmable Gate Array) Arbeitsweise der FM 352-5 Übersicht FPGA Herzstück der FM 352-5 ist ein FPGA (Field Programmable Gate Array) Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Was ist ein FPGA? Logikzellen & <1 Eingänge Ausgänge Ein FPGA (Field Programmable Gate Array) besteht im wesentlichen aus einer Anzahl von Eingängen, Ausgängen und Slices (Logikzellen) Diesen Logikzellen kann durch Programmierung eine Funktion (UND, ODER, S/R, etc.) zugeordnet werden Durch Verschaltung dieser Logikzellen,Funktionen können dann komplexe Funktionalitäten realisiert werden Übersicht Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Was ist ein FPGA? Übersicht & <1 Eingänge Ausgänge Logikzellen Letztendlich liegt das Programm als Hardwarestruktur in Form von verschalteten Logikzellen auf dem FPGA Durch diese Hardwarestruktur werden alle Programmteile parallel abgearbeitet. Dadurch sind sehr schnelle und konstante Reaktionszeiten erreichbar Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Vergleich FPGA mit SPS Programmbearbeitung & <1 Eingänge Ausgänge 1 µs FPGA parallele Bearbeitung sequenzielle Bearbeitung Netzwerk 1 Netzwerk 2 SPS 1 ms Übersicht Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Konfigurationsmöglichkeiten Übersicht Technische Features Zentral mit S7-300 CPU Dezentral über IM 153 als Normslave an beliebigen PROFIBUS-Master Stand-alone Applikationen Arbeitsweise FPGA Konfiguration (CPU314 und höher) (IM153-1 und höher) Migration Logistik Internet P-Bus PROFIBUS DP V0

Programm-Entwicklungs-Konfiguration Übersicht Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Konfigurationssoftware Übersicht Parametrierung der Baugruppe Aufruf des Programmeditors Das FM-Programm wird in einem Funktionsbaustein abgelegt Liefert Rahmen für FM 352-5 Programme Zur einfachen und sicheren Programm- entwicklung Liefert Schnittstellen-FB zum einfachen und sicheren Datenaustausch mit Master-CPU Generiert Zielcode Wird in STEP 7 integriert Liefert einfachen Fahrplan für die Programmentwicklung Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Erzeugen und Testen von Programmen Übersicht Verwendung von Standard STEP 7 für Programmerstellung STEP 7 Editor (KOP, FUP) zum Editieren des FM 352-5 Programms Umfassender Befehlssatz And, Or, S/R, Timer, Counter, Compare, XOr, Move, Divider, PWM, Shift Register, Add, Sub, Mult, Div, Abs Datentypen: BIT, INT, DINT STEP 7 Online Funktionen zum Vortesten des Programms durch Simulation Alle “STEP 7 CPUs” als Simulations-Equipment verwendbar (S7-300, S7-400, WinAC) Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Parametrieren und Daten speichern Übersicht Parametrierung Einfaches Einstellen des Baugruppenverhaltens durch die in der HW-Konfiguration integrierten Projektierungs- software Download der FM-Daten durch „Indirektes Laden“ auf Micro Memory Card über die S7-CPU (MPI, DP) oder „Direktes Laden“ auf Micro Memory Card (mit PG) Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet MMC (>= 128 KB, < 4 MB) FM Programm

Migration der S5-IP265 – Unterschiede FM 352-5 Übersicht FM 352-5 ist mehr als fünf mal so schnell Bietet zusätzlich 4DI mehr Programmcode kann mehr als fünf mal so umfangreich sein Keine Laufzeitunterschiede durch „Multiphase Clocking“ Auch SSI-Geber anschließbar Bietet ein breiteres Interface zur Master-CPU (16 Byte DI/DO) Simulation über reale S7-CPU oder S7-PLCSIM möglich Kann im „Standalone Betrieb“ eingesetzt werden 80 mm breit Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Bestellinformationen Übersicht Produktkomponenten FM 352-5, Zubehör: Baugruppe: Ausgänge m-schaltend 6ES7352-5AH00-0AE0 Ausgänge p-schaltend 6ES7352-5AH10-0AE0 Projektierpaket mit Handbuch und Software Im Lieferumfang der Baugruppe enthalten Micro Memory Card (immer erforderlich) Ab 128 KB z.B. 6ES7953-8LG00-0AA0 Frontstecker 40-polig z.B. 6ES7392-1AM00-0AA0 Technische Features Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Alles rund um FM 352-5 im Internet www.siemens.de/techno Übersicht Technische Features Webseite per klick Applikationen Arbeitsweise FPGA Konfiguration Migration Logistik Internet

Vielen Dank SIMATIC Technology