Das Addierwerk eines Rechners

Präsentation zum Thema: "Das Addierwerk eines Rechners"—  Präsentation transkript:

1 Das Addierwerk eines Rechners

2 Grundbausteine Die moderne CMOS-Technik dampft elektronische Schaltungen auf Halbleiterplatten auf. Dabei verwendet sie zwei Bausteine: A NOT A 1 Das NOT-Gatter kehrt das Eingangssignal A um. A B A NAND B 1 Das NAND-Gatter liefert genau dann ein Ausgangssignal, wenn mindestens einer der Eingänge A und B kein Signal liefert. Dabei bedeuten 0 und 1 negative bzw. positive Ladung. Bei alten Relaisschaltungen bedeuteten sie kein Strom bzw. Strom.

3 Vertrautere logische Bausteine
Die NAND-Funktion kannten wir bisher in der Informatik nicht. Dafür sind uns zwei andere logische Funktionen mit zwei Eingängen sehr vertraut: AND und OR. A B A AND B 1 A B A OR B 1 Das AND-Gatter hat genau dann ein Ausgangssignal, wenn beide Eingänge A und B ein Signal liefern. Das OR-Gatter hat ein Ausgangssignal, sobald ein Eingang ein Signal liefert.

4 Schaltpläne für das AND- und OR-Gatter
Das AND- und das OR-Gatter können wir aus NOT- und NAND-Gattern zusammenbauen: := := Um zu überprüfen, ob die angegebenen Schaltpläne tatsächlich ein AND- bzw. ein OR-Gatter erzeugen, müssen wir begründen, warum für jede Kombination der Eingangssignale das gewünschte Ausgangssignal herauskommt.

5 Der Halbaddierer Das schriftliche binäre Addieren haben wir ziffernweise kennengelernt. Dabei mussten wir aus zwei Binärziffern (Bits) ein Summenbit S und ein Übertragsbit Ü berechen. Das soll nun technisch der Halbaddierer für uns erledigen: HA A B Ü S A B Ü S 1 Wir sehen sofort, dass das Übertragsbit Ü einem AND-Gatter entspricht. Das Summenbit S ist bei genauerem Hinsehen eine Mischung aus allen bisherigen zweistelligen Gattern: S = (A OR B) AND (A NAND B)

6 Schaltplan für den Halbaddierer
Ü S := Ü S

7 Der Volladdierer Für die letzte Stelle (das letzte Bit) einer binären Addition genügt ein Halbaddierer. Alle Stellen davor müssen außer den beiden Bits A und B der Summanden noch das Übertragsbit Ü' der Stelle dahinter verarbeiten: VA A B Ü S Ü' Wir müssen die drei Summanden A, B und Ü' addieren. Das Summenbit S können wir mit zwei Halbaddierern ermitteln. Ein neues Übertragsbit Ü entsteht, wenn mindestens einer der beiden Halbaddierer einen Übertrag liefert. Darum brauchen wir für den Übertrag noch ein OR-Gatter. Insgesamt entsteht damit ein Volladdierer.

8 Schaltplan für den Volladdierer
B Ü' HA VA A B Ü S Ü' := HA S Ü

9 Das Addierwerk Das gesamte Addierwerk besitzt dieselbe Struktur, wie wir sie vom schriftlichen binären Addieren gewohnt sind: hinten einen Halbaddierer, davor lauter Volladdierer: VA HA Im Beispiel sind die Summanden 8 Bit lang. Das Ergebnis hat darum theoretisch 9 Bit. Da aber die Zahlen innerhalb eines Rechenwerks immer dieselbe Maximallänge haben sollen, melden wir einen Überlauf (engl. overflow), wenn der vorderste Volladdierer einen Übertrag ausgibt. In diesem Fall wird das Ergebnis ignoriert und ein Statusfehler gemeldet. Die Summanden waren dann zu groß.

10 Komplexität des Addierwerks
Unser Addierwerk ist mit 8 Bit Eingangsbreite recht klein. Reale Prozessoren rechnen mit 64 Bit und mehr. Trotzdem benötigt unser Schaltplan bereits viele Einzelteile: 7 VA + 1 HA = 7 (2 HA + 1 OR) + 1 HA = 15 HA + 7 OR = 15 (1 NAND + 2 AND + 1 OR) + 7 OR = 15 NAND + 30 AND + 22 OR = 15 NAND + 30 (1 NAND + 1 NOT) + 22 (1 NAND + 2 NOT) = 67 NAND + 74 NOT Elektronische Schaltpläne werden also sehr schnell sehr komplex. Es ist darum eine technische Herausforderung, sie auf möglichst kleinem Platz unterzubringen und genügend zu kühlen. Dank Materialfortschritten gelingt das immer besser.