School of Engineering DT2 Projekt-3: Baud Rate Generator & GPS Decoder.

Slides:

Advertisements

Ähnliche Präsentationen

Digital Output Board and Motherboard

Advertisements

Schutzvermerk nach DIN 34 beachten OT-C D 1.

Digitale Kommunikation für den Funkamateur

SUCONET-K-Slave Integration of SUCONET-K Slave in XSystem

M a r c – o l i v e r p a h l Informatik I – Kapitel 7 Klassen und höhere Datentypen Zusammenfassung des Kapitel 7 Küchlin, Weber, Einführung in die Informatik,

Wir wünschen viel Erfolg

Chapter 5 Input/Output 5.1 Principles of I/O hardware

Eine kleine Einführung

Prof. Dr.-Ing. habil. B. Steinbach - Informatik / Softwaretechnologie und Programmierungstechnik - Institut für Informatik Verteilte Software - Java -

Rexroth Inline New serial interface for e.g. barcode scanners

Telling Time in German Deutsch 1 Part 1 Time in German There are two ways to tell time in German. There are two ways to tell time in German. Standard.

Normen für Windenergieanlagen

Moore E A Zustands- speicher (ZS) Übergangs- logik (ÜL) Folgezustand

Link Layer. Physical Layer Link Layer Host Controller Interface L2CAP Attribute Protocol Attribute Profile PUIDRemote ControlProximityBatteryThermostatHeart.

Advance Reservation & QoS Agents Simon Oberthür. 2/ 27Simon Oberthür Inhalt Advance Reservation Was ist Advance Reservation? Probleme und Lösungen Advance.

1 Dirk Wiedner Straw Detectors for the Large Hadron Colider.

Audio-Kompression MPEG Audio MPEG Moving Pictures Experts Group

Medien- Technik Midi Musical Instruments Digital Interface ab 1980 Erweiterung: General Midi Midi Sequencer Keyboard/ Synthesizer Sonstiges drum machine.

PCI Express DMA Engine für Active Buffer Projekt im CBM Experiment

Die Geschichte von Rudi

Metro-Style Apps mit Expression Blend 5 für HTML designen Christian Moser User Experience Designer Zühlke Engineering AG

T.Ruf, N.Brook, R.Kumar, M.Meissner, S.Miglioranzi, U.Uwer D.Voong Charge Particle Multiplicity Disclaimer: Work has started only recently! I am not an.

ETS4 - Was ist neu? - Wie fange ich an? - Noch Fragen?

Lehrstuhl Technische Informatik - Computer Engineering Brandenburgische Technische Universität Cottbus 1 Hierarchical Test Technology for Systems on a.

MDA – Framework AndroMDA

Stijakovic Stefan IEEE Bus 488. Inhalt Definition Bussignale IEEE Bus Leitungen Data Byte Transfer Timing.

VHDL-Synthese für Fortgeschrittene

Schutzvermerk nach DIN 34 beachten Profibus DP: Diagnose.

Entity Mapping Persistente Domänenmodelle mit JPA 2.0 und Bean Validation.

XML IV: Cocoon 2.

3.4 CPU-Chips und Busse CPU-Chips

School of Engineering ESI-Lektion School of Engineering ESI – Lektion 9-10 Memory MAP Controll Bootloader, ISP JTAG Debugging In Circuit Emulators.

School of Engineering Themen: Variablen Architecture-Types.

VHDL 7: Automaten 1.

VHDL 4: Getaktete Logik (D-FF, Zähler, Automaten)

Inhalt Einen Zähler generisch aufbauen CPLD Synthese Timing Analyse

School of Engineering DT2 Projekt-2: Baud Rate Generator & GPS Decoder.

DT2 Projekt-1Einführung

Embedded Systems Prof. Dr. H. Kristl

Virtual Earth Visualisierung von Geodaten Daniel Walzenbach, Microsoft Deutschland GmbH

Symmetrische Blockchiffren DES – der Data Encryption Standard

Technische Universität München AFTER based Read Out for the GEM-TPC Sverre Dørheim Physik Department E18 Technische Universität München Germany On behalf.

Μ Version 1.0Seite 1µVision Start Debugger Set Breakpoint µVision Debugger.

Schutzvermerk nach DIN 34 beachten 20/05/14 Seite 1 Grundlagen XSoft Lösung :Logische Grundschaltung IEC-Grundlagen und logische Verknüpfungen.

Launch ON Global.vi System ID object name classname Services to suscribe Observer Control Ref vi-path Service name Step 1 : Objects register to the Global.vi´s,

1 Mathematical Programming Nichtlineare Programmierung.

Seminarvortrag Grafikkarten der 6. Generation Vortragender: Martin Ley Betreuer: Prof. Dr. Norbert Link.

GWDG – Kurs Parallelrechner-Programmierung mit MPI MPI Kollektive Operationen Oswald Haan

Wie spät ist es? Wieviel Uhr ist es?

Flipflop. Überblick O Allgemein - Was ist ein Flipflop ? O Grober Aufbau O Wie funktioniert ein Flipflop? O Impulsdiagramm O Anwendung.

Rechnerstrukturen 3b. Endliche Automaten.

Personal Fabrication Drahtgebundene Kommunikation

System zur Videokompression Simone Buzzi Simon Häne Giuseppe Schiavello.

Entwicklung des Attiny-Boards

Komponenten für die Überwachung optischer Kenngrößen in Zugangsnetzen – (COMAN) Projekttreffen , Stuttgart Jörg Hehmann Juli, 2007)

1 Medienpädagogischer Forschungsverbund Südwest KIM-Studie 2014 Landesanstalt für Kommunikation Baden-Württemberg (LFK) Landeszentrale für Medien und Kommunikation.

USB - Universal Serial Bus

Typenschlüssel.

Robotermechanik Trippelmechanismus Schussmechanismus Antriebsmotoren

Wissenschaftliche Arbeitsgemeinschaft für Raketentechnik und Raumfahrt Lehrstuhl für Raumfahrttechnik Technische Universität München Hardwareprogrammierung.

Technologietag Baugruppentest Bit Error Rate Test (BERT) durch FPGA Embedded Instruments Thomas Wenzel, GÖPEL electronic GmbH.

© Crypto AG‘s presentation / 23-Jun-16 / 1 HC Gerätebedienung Was kann man in 4 Stunden lernen und was nicht? Know How Transfer HC Gerätebedienung;

LCD-Display HD44780 kompatibles Display

Aufbau und Anwendungen von Mikrokontrollern

CSL211 Computer Architecture

Präsentation transkript:

School of Engineering DT2 Projekt-3: Baud Rate Generator & GPS Decoder

School of Engineering GPS Uhr Überblick

School of Engineering GPS Uhr Minimum Features Uart-RX Unit GPS Decoder LCD Controller (Loader) LCD Driver MaxII CPLD from GPS RX module to LCD Display (gegeben)

School of Engineering Sample Punkte des UART

School of Engineering serial_in UART RX rx_data(7:0) rx_data_valid Signal abtasten Edge erkennen (Start Bits) Tick für Abtastung generieren Data Bits abtasten Daten Buffer 1 Byte Neues Byte an Decoder melden

School of Engineering Abtasten des seriellen Datenstroms P edge TT + ½ T baud_tick Bit-Pointer

School of Engineering serial_in UART RX rx_data(7:0) Edge Detector clock reset Tick Generator Daten Buffer Steuerung rx_data_valid

School of Engineering Baud Rate Generator Tick Generator Baud Rate Generator 50MHz Edge ResetBaud_tick

School of Engineering Taktteiler-Baud Rate Generator Load Value Load Value -1 Load Value MHz Edge Baud Counter Baud_tick Reload Value 0 1/4800s 1.5/4800 s

School of Engineering uart_rx_out rx_data(7:0) rx_data_valid GPS Decoder gps_time sec_einer(7:0) sec_zehner(7:0) min_einer(7:0) min_zehner(7:0) std_einer(7:0) std_zehner(7:0) Nach dem GPS Telegramm Header suchen Nur die Bytes mit der Zeitinformation abspeichern Zeitinformation an den Display Controller weitergeben

School of Engineering GPS Telegram Link: NMEA-0183 Protokoll :

School of Engineering ASCII Zeichensatz

School of Engineering idle , G P P $ !V !Valid V V V V V $ V & G V & P V & G V &, V & ! $ V & ! G GPS Decoder Statemachine

School of Engineering GPS Decoder UART_DATA sec_einer sec_zehner min_einer min_zehner std_einer std_zehner CLK VALID Time Register

School of Engineering LCD Driver (gegeben) CLK CHAR_NUM DIN WEN LCD_DATA LCD_RS LCD_RW LCD_E 8 LCD DRIVER LCD DISPLAY 7 LCD Controller Loader sec_einer sec_zehner min_einer min_zehner std_einer std_zehner RESET CLK RESET

School of Engineering Schnittstelle: LCD-Driver to LCD-Display

School of Engineering Schnittstelle: LCD-Loader to LCD-Driver 50MHz Char_num WEN 0123 X41X42X43X44 DIN

School of Engineering Baude Rate Generator Pointer LCD Driver sec_einer CLK DIN char_num7 8 Baud_tick WEN LCD – Controller (Loader) sec_zehner min_einer min_zehner std_einer std_zehner

School of Engineering Baude Rate Generator Pointer LCD Driver x 41 x 42 x 43 x 44 x 45 x 46 CLK DIN char_num7 8 Baud_tick WEN LCD – Controller (Loader)