Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

VeranstaltungThemaVortragende 1 AINF Lehrgang Netzwerktechnik, Hard- und Software Gerhard Jüngling, Heinz Janku Rechnerarchitekturen.

Ähnliche Präsentationen


Präsentation zum Thema: "VeranstaltungThemaVortragende 1 AINF Lehrgang Netzwerktechnik, Hard- und Software Gerhard Jüngling, Heinz Janku Rechnerarchitekturen."—  Präsentation transkript:

1 VeranstaltungThemaVortragende 1 AINF Lehrgang Netzwerktechnik, Hard- und Software Gerhard Jüngling, Heinz Janku Rechnerarchitekturen

2 Rechner- architektur Gerhard Jüngling 2 Quelle: http://www.informatik.tu-cottbus.de/~wwwteci/student/vl/info5/InfV2-K7.pdf Aufbau von Mikrocomputersystemen Mikroprozessor, CPU Bussystem(e) Speicher Ein-/Ausgabe

3 Rechner- architektur Gerhard Jüngling 3 Mikroprozessoren, Integrierte Schaltungen http://www.rulabinsky.com/cavd/text/chap01-1.html http://www.engr.subr.edu/legacy/ee/Pentium-4-Chip.png

4 Rechner- architektur Gerhard Jüngling 4 von Neumann Architektur gemeinsamer Speicher für Programm und Daten Steuerwerk Rechenwerk Eingabe- und Ausgabe http://tams-www.informatik.uni-hamburg.de/applets/baukasten/DA/VNR_Einleitung.html

5 Rechner- architektur Gerhard Jüngling 5 Steuerwerk steuert die die Arbeitsabläufe im Rechner Auswahl der Operation der ALU (Addition, Subtraktion etc.) Buszugriffe der CPU-Komponenten Speicherzugriffe (lesen/schreiben) http://tams-www.informatik.uni-hamburg.de/applets/ baukasten/DA/Komponenten_Steuerwerk.html

6 Rechner- architektur Gerhard Jüngling 6 Rechenwerk (ALU) Arithmetic Logic Unit Akku als Zwischenspeicher und Operand Status-Flags http://tams-www.informatik.uni-hamburg.de/applets/ baukasten/DA/Komponenten_.....html

7 Rechner- architektur Gerhard Jüngling 7 Aufbau einer ALU Transistor Logische Verknüpfung Halb-/Volladdierer 1-Bit ALU 8-Bit ALU CMOS Inverter mit 2 Transistoren (P,N), Quelle: Fairchild

8 Rechner- architektur Gerhard Jüngling 8 Logikschaltung (4011 NAND) Quelle: ST Microelectronics

9 Rechner- architektur Gerhard Jüngling 9 Voll-Addierer http://www.apl.jhu.edu/Notes/Malcom/605411/lecture3.pdf

10 Rechner- architektur Gerhard Jüngling 10 1-Bit-ALU http://www.apl.jhu.edu/Notes/Malcom/605411/lecture3.pdf

11 Rechner- architektur Gerhard Jüngling 11 Aufbau einer einfachen 8 Bit ALU http://www.cellmatrix.com/entryway/products/applications/8bitALU.html

12 Rechner- architektur Gerhard Jüngling 12 Z80 Ein Klassiker

13 Rechner- architektur Gerhard Jüngling 13 Intel 80C186

14 Rechner- architektur Gerhard Jüngling 14 Aufbau eines Systems mit 80C186 Quelle: www.intel.com

15 Rechner- architektur Gerhard Jüngling 15 Ablauf von Befehlen Ablauf in mehreren in Phasen (z.B. 6 Phasen) Instruction Fetch Instruction Decode Register Fetch Execute Memory Access Writeback IDIFEXRF MEM WBIDIFEXRF MEM WB

16 Rechner- architektur Gerhard Jüngling 16 Pipelining Mehrere Instruktionen werden überlappend ausgeführt IDIFEXRF MEM WB IDIFEXRF MEM WB IDIFEXRF MEM WB IDIFEXRF MEM WB IDIFEXRF MEM WB IDIFEXRF MEM WB

17 Rechner- architektur Gerhard Jüngling 17 Befehlssatz Klassifikation von Befehlen –Transferbefehle (Laden und Speichern) –ALU-Befehle (u. ev. Gleitkommabefehle) –Kontrollbefehle –sonstige

18 Rechner- architektur Gerhard Jüngling 18 CISC - RISC

19 Rechner- architektur Gerhard Jüngling 19 Pentium Blockschaltbild Quelle: www.intel.com


Herunterladen ppt "VeranstaltungThemaVortragende 1 AINF Lehrgang Netzwerktechnik, Hard- und Software Gerhard Jüngling, Heinz Janku Rechnerarchitekturen."

Ähnliche Präsentationen


Google-Anzeigen