Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler,

Ähnliche Präsentationen


Präsentation zum Thema: "Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler,"—  Präsentation transkript:

1 Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler, Prof. Loogen Technische Informatik II (für Bachelor) Vorlesung 6: Entwurf sequentieller Schaltungen Sequential State Machines Sequential State Machines , v7 Themen: 1. Sequentielle Schaltungsmodelle 2. Schaltwerksimplementierung

2 Seite 2 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Entwurf sequentieller Logik Sequentielle Logik : Kombinatorische Logik + Zustandsspeicher/Verzögerung Eine Schaltung, deren Ausgänge von der Belegung der Eingänge und ihrem inneren Zustand abhängen, wird Schaltwerk genannt. Z0Z0 Z1Z1 ZnZn … … … > = … & Schaltwerk sequentielle Schaltung Sequential Logical Circuits Finite State Machines (FSM) Eingaben Ausgaben

3 Seite 3 IDA, Technische Universität BraunschweigTechnische Informatik I (INF 1210) Z0Z0 Z1Z1 ZnZn … … … … Synchrone/Asynchrone sequentielle Logik Ck System-Flipflops gesteuert vom externen Takt Synchron: Eingangssignale / Ausgangssignale an Ck zeitlich gebunden Asynchron: Keine Flipflops, kein Takt (wird im Rahmen diese Vorlesung nicht behandelt) Request (r) Grant (g) Handshake signaling Eingaben Ausgaben

4 Seite 4 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Allgemeines Modell von sequentiellen Schaltungen kombinatorische Schaltung (Schaltnetz) x 1 x n y 1 y m Folgezustand m-1 z m-1 z 0 Zustand z m-1 0 z 0 EingabenAusgaben Verzögerungselemente, Verzögerungzeit τ Rückkopplung τ sec

5 Seite 5 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Synchrone sequentielle Schaltungen kombinatorische Schaltung (Schaltnetz) x 1 x n y 1 y m Folgezustand m-1 z m-1 z 0 Zustand z m-1 0 z 0 EingabenAusgaben System-Flipflops Ck Rückkopplung τ

6 Seite 6 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) 1. Mealy-Automat System-Flipflops Zustand Eingaben Ausgaben Rückkopplung Synchrone sequentielle Schaltungen δ λ τ Merkmal: Ausgabe hängt von der Eingabe und dem Zustand ab Folgezustand

7 Seite 7 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Moore-Automat (1) System-Flipflops Zustand Eingaben Ausgaben Folgezustand Rückkopplung Synchrone sequentielle Schaltungen δ ω τ ZnZn Z n+1 Merkmal: Ausgabe hängt nur vom aktuellen Zustand Z n ab

8 Seite 8 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Moore-Automat (2) System-Flipflops Zustand Eingaben Ausgaben Folgezustand Rückkopplung Synchrone sequentielle Schaltungen δ ω τ ZnZn Z n+1 Merkmal: Ausgabe hängt vom nächsten Zustand Z n+1 ab

9 Seite 9 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Autonomer Automat System-Flipflops Zustand Ausgaben Folgezustand Rückkopplung Synchrone sequentielle Schaltungen δ ω τ ZnZn Z n+1 Merkmal: Ausgabe hängt vom aktuellen Zustand Z n ab und hat keine Eingabe

10 Seite 10 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Medwedjew-Automat System-Flipflops Zustand Eingaben Ausgaben Folgezustand Rückkopplung Synchrone sequentielle Schaltungen δ ω τ ZnZn Z n+1 X Merkmal: Ausgabe ist der Zustand selbst (ohne Abbildung ω )

11 Seite 11 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) zczc zbzb zaza 1/0 0/1 0/0 Eingabe / Ausgabe Automaten-Beschreibung Zustandsübergänge 3 ZuständeAutomaten-Graph

12 Seite 12 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) zczc zbzb zaza 1/0 0/0 1/1 Dieser Graph ist folgendermaßen zu interpretieren: Jeder Kreis ist ein zu einem Zeitpunkt möglicher Zustand, jeder Pfeil ein zu einem Zeitpunkt möglicher Zustandsübergang. An einem Pfeil steht eine Beschriftung vom Typ Eingabe/Ausgabe, d.h. bei Eingabe des Wertes vor dem / wird der Wert nach dem / ausgegeben und es erfolgt ein Zustandswechsel in Pfeilrichtung. In unserem Fall beginnen wir im Zustand z a. Bei Eingabe einer 0 bleiben wir in diesem Zustand und wir geben eine 0 aus (y=0, die Lampe leuchtet nicht). Bei Eingabe einer 1 wechseln wir in den Zustand z b und geben eine 0 aus. Wenn nun eine 0 eingegeben wird, gehen wir wieder zurück in den Zustand z a und geben eine 0 aus. Automaten-Beispiel Mealy Automaten-Graph Start Eingabe / Ausgabe

13 Seite 13 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) xz 1 z 0 z 1z 0y XXX XXX zczc zbzb zaza 1/0 0/0 1/1 Eingabe/Ausgabe Automaten-Graph und Verhaltenstabelle Eingabe ZustandFolgezustandAusgabe Für 3 Zustände werden log 2 3 = 1,.. = 2 Bits z 0 z 1 benötigt

14 Seite 14 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) xz 1 z 0 z 1z 0y XXX XXX Wird in Zustand z b eine 1 eingeben, gibt der Automat eine 0 aus und wechselt in den Zustand z c. Dies zeigt, dass zwei 1en hintereinander eingegeben wurden. Wenn in z c eine weitere 1 als Eingabe folgt, geht y auf 1 und die Lampe leuchtet. Entsprechend dem Grafen ist der Folgezustand aus z c, wieder z c, sofern eine 1 eingegeben wird. Bei einer 0 wechselt der Zustand aus z c nach z a und die Lampe erlischt wieder. Der nächste Schritt ist die Kodierung der Eingaben, Ausgaben und Zustände als Binärzahlen: x und y können nur zwei Werte annehmen, daher sind sie bereits binär kodiert. Für die Zustände wählen wir folgende Kodierung: z a = 00, z b = 01, z c = 10. Diese beiden Bits bezeichnen wir mit z 1 und z 0. Jetzt können wir die Wertetabelle für das erforderliche Schaltnetz aufstellen: z a = 00 z b = 01 z c = 10 z d = 11 Eingang Zustand Folgezustand Ausgang Zur Realisierung werden die drei Ausgangsfunktionen z 1, z 0, y implementiert Dont care Zustand

15 Seite 15 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Z x y z1z1 z0z0 z1z1 z0z0 & & & z1z1 z0z0 z1z1 z0z0 Z Schaltnetz Die Anwendung von Karnaugh-Veitch-Diagrammen führt uns zu folgenden disjunktiven Minimalformen für die z i und für y : z 0 = x z 0 z 1 + dont cares ( x z 0 z 1 + x z 0 z 1 ) => z 0 = x z 0 z 1 z 1 = x z 0 z 1 + x z 0 z 1 + dont cares ( x z 0 z 1 + x z 0 z 1 ) => z 1 = x z 0 + x z 1 y = x z 0 z 1 + dont cares ( x z 0 z 1 + x z 0 z 1 ) => y = x z 1

16 Seite 16 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) z 0 = x z 0 z 1 z 1 = x z 0 + x z 1 y = x z 1 Z x y z1z1 z0z0 z1z1 z0z0 & & & z1z1 z0z0 z1z1 z0z0 Z Das gesamte Schaltwerk kann also wie folgt realisiert werden: System Flip-Flops Ck Takt


Herunterladen ppt "Seite 1 IDA, Technische Universität BraunschweigTechnische Informatik II (INF 1211) Quellen: Zum Teil aus den Unterlagen Digitale Systeme, Prof. Schimmler,"

Ähnliche Präsentationen


Google-Anzeigen