Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von Prof. Dr. rer. nat. U. Brinkschulte Prof. Dr.-Ing. L. Hedrich (basierend auf Materialien.

Ähnliche Präsentationen


Präsentation zum Thema: "Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von Prof. Dr. rer. nat. U. Brinkschulte Prof. Dr.-Ing. L. Hedrich (basierend auf Materialien."—  Präsentation transkript:

1 Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von Prof. Dr. rer. nat. U. Brinkschulte Prof. Dr.-Ing. L. Hedrich (basierend auf Materialien von Prof. Dr.-Ing. K. Waldschmidt) Eingebettete Systeme Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke)

2 HWR · K5 Nr.:2 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Gliederung 5.1 Asynchrone Schaltwerke 5.2 Register

3 HWR · K5 Nr.:3 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Motivation Einige typische Schaltungen lassen sich nicht mit Kombinatorik alleine realisieren. Beispiele dafür sind: Kombinatorik ausreichend Addierer Multiplexerschaltungen zweistufige Logik... Ã ein Gedächtnis wird benötigt, um den vorangegangenen Zustand mit in die nächste Berechnung einfließen zu lassen. Dies wird durch eine Rückkopplung eines oder mehrerer Ausgänge der Schaltung zu den Eingängen der Schaltung realisiert. Kombinatorik nicht ausreichend Zähler Fahrstuhlschaltungen Programmabarbeitung...

4 HWR · K5 Nr.:4 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Motivation 2 Beispiel für eine Schaltung mit Rückkopplung: Zähler Die Zählerschaltung muss sich jeweils merken, welchen Zählerstand sie im vorigen Schritt hatte ( n alt ). Im kombinatorischen Teil der Schaltung wird der Zähler um 1 erhöht und das neue Ergebnis ( n neu ) für den nächsten Zählschritt wiederum zum Eingang rückgeführt. Kombinatorischer Teil: Addierer Speicher Zählsignal 1 n alt n neu = n alt + 1 Ergebnis n neu

5 HWR · K5 Nr.:5 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Schaltnetz / Schaltwerk Schaltnetze (kombinatorische Schaltungen): Die Ausgabe hängt lediglich von den Werten der Eingangsvariablen zum gleichen Zeitpunkt ab. Schaltwerke (sequentielle Schaltungen): Die Ausgabewerte hängen auch von Belegungen der Eingangsvariablen zu vergangenen Zeitpunkten ab. Man fasst hierbei alle Abhängigkeiten von Werten der Vergangenheit ein einem so genannten Zustand zusammen

6 HWR · K5 Nr.:6 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Formen von Schaltwerken Einfachste Realisierung des Zustandsspeichers: Rückkopplung im Schaltnetz. Die Totzeit der Rückkopplung stellt hierbei den Zustandsspeicher dar und trennt Zustand von Folgezustand. Da sich hierbei Änderungen der Eingabe jederzeit auf den Zustand auswirken, spricht man von einem asynchronen Schaltwerk Werden die Zustandsspeicher hingegen von einem zentralen Synchronisierungssignal (Takt) gesteuert, so spricht man von einem synchronen Schaltwerk

7 HWR · K5 Nr.:7 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik 5.1 Asynchrone Schaltwerke Rückgekoppelte Schaltnetze: Das Schaltnetz besitzt jetzt eine Rückkopplung. Dadurch ist die Ausgabe nicht mehr allein vom Eingabevektor abhängig, sondern auch vom inneren Zustand. Die Analyse wird deshalb sehr schwierig. Aus diesem Grund wird zunächst als Vereinfachung ein Schaltnetz ohne innere Verzögerung betrachtet. netz x 1 x n y 1 y m z 1 z p Schalt-

8 HWR · K5 Nr.:8 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Rückgekoppelte Schaltung Rückgekoppeltes Schaltnetz ohne innere Verzögerung: Der Gesamtzustand des Systems wird aus dem Eingangsvektor und dem Rückkopplungszustand bestimmt. Der Zustand des Systems ist stabil, wenn: netz x 1 x n w 1 w p T p T 1 y 1 y m z 1 z p Schalt-

9 HWR · K5 Nr.:9 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Rückgekoppelte Schaltung Rückgekoppelte Schaltung ohne innere Verzögerung: Weiterhin gilt für i = 1, …, p und j = 1, …, m : Anregungsfunktionen: Ausgangsfunktionen: Vereinfachend wird angenommen, dass sich der Eingangsvektor nur ändert, wenn der Zustand des Systems stabil ist.

10 HWR · K5 Nr.:10 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Rückgekoppelte Schaltung Beispiel: Übergangs- und Ergebnistabelle: ideales Schaltnetz 1 1 x 2 x 1 z 2 w 1 z 1 T

11 HWR · K5 Nr.:11 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Zustandsdiagramm – Beispiel Notation: x 1 x 2 /w 1 z 2 an den Übergängen, z=z 1 im Zustand Die Variable z bezeichnet den aktuellen Zustand und die Variable w 1 den Folgezustand der rückgekoppelten Schaltung. Für x 1 x 2 = 00 ist die Schaltung unabhängig vom Zustand stabil. Eine solche Schaltung heißt bistabile Schaltung oder auch Flipflop. Befindet sich die Schaltung im Zustand z = 0, dann kann sie mit x 1 x 2 = 01 in den Zustand z = 1 gebracht werden. Liegt anschließend x 1 x 2 = 0- an, bleibt der Zustand z = 1 stabil. Befindet sich die Schaltung im Zustand z = 1, dann kann sie mit x 1 x 2 = 10 in den Zustand z = 0 gebracht werden. Liegt anschließend x 1 x 2 = -0 oder oder x 1 x 2 = 11 an, bleibt der Zustand z = 0 stabil. -0/ /00 01/10 0-/10 11/00

12 HWR · K5 Nr.:12 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Einschränkungen Einschränkungen der bisherigen Betrachtungen: Keine Änderung des Eingangsvariablen, solange die Schaltung nicht in einem stabilen Zustand ist. Es sind nur Einkomponentenübergänge des Zustandes möglich, da nur ein Verzögerungsglied vorhanden ist.

13 HWR · K5 Nr.:13 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Läufe in rückgekoppelten Schaltungen Lauf: Bei mehreren rückgekoppelten Variablen können unterschiedliche Verzögerungszeiten der einzelnen Variablen zu unterschiedlichen Ergebnissen führen. Dies ist abhängig davon, in welcher Reihenfolge die rückgekoppelten Variablen ihren Wert ändern. Kritischer Lauf: Ein Lauf, der je nach Laufzeitrelationen zu verschiedenen stabilen Endzuständen führt, heißt kritischer Lauf. y 1 T 2 Verknüpfungs- netz w 1 w 2 z 1 z 2 x T

14 HWR · K5 Nr.:14 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Fehlverhalten durch kritische Läufe Beispiel: Zählerschaltung (von 0 bis 3) Notation an der Kante: x Mehrkomponenten- übergang Mehrkomponenten- übergang 1 3 2

15 HWR · K5 Nr.:15 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Analyse möglicher Übergänge Mögliche Übergänge aus instabilen in stabile Zustände: Schlußfolgerung: Durch unterschiedliche Laufzeiten der Rückkopplungsvariablen können kritische Läufe bei x = 1 entstehen. w 1 w 2 =z 1 =1 T 1 T 2 < 1 T 2 = T 1 T 2 > für x = 0 T = 2 w 1 =z 2 z 1 z 2 z 1 0w 1 T 2 = T 1 T 2 = T 1 T 2 > T 1 T 2 < für x = T 1 T 2 >T 1 T 2 < T

16 HWR · K5 Nr.:16 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Im Schrittmodus mit Logiflash = 2 w 1 =z 2 z 1 z 2 z 1 0w 1 T 2 = T 1 T 2 = T 1 T 2 > T 1 T 2 < für x = T 1 T 2 >T 1 T 2 < T

17 HWR · K5 Nr.:17 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Mögliche Formen des Zustandsübergangs: Direkter Übergang: Ein stabiler Zustand geht bei Eingabewechsel direkt in einen stabilen Folgezustand über Indirekter Übergang: Der stabile Folgezustand stellt sich über mehrere instabile Zwischenzustände ein Oszillation: Es stellt sich überhaupt kein stabiler Folgezustand ein

18 HWR · K5 Nr.:18 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Vermeidung von Fehlverhalten durch Läufe Beispiel: Gray-Code-Zählerschaltung (von 0 bis 3) Schlußfolgerung: Bei einem Wechsel von einem Zustand in den nächsten ändert sich jeweils nur eine Variable. Es können daher keine kritischen Läufe auftreten Notation an der Kante: x

19 HWR · K5 Nr.:19 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik NOR-Flipflop

20 HWR · K5 Nr.:20 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Detailanalyse NOR-Flipflop Zustandsübergänge für verschiedene Eingangszustände und Laufzeitrelationen: Bei Eingangsvektor x 1 x 2 = 00 kritischer Lauf, wenn z 1 z 2 = 00 oder z 1 z 2 = 11, u. U. sogar Schwingen. 2 < T 1001

21 HWR · K5 Nr.:21 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Weiteres Problem: Hazardfehler während Übergängen Treten während Zustandsübergängen Hazardfehler auf, so können ebenfalls unerwünschte Endzustände oder Oszillationen auftreten Nochmals das Beispiel vom Anfang: ideales Schaltnetz 1 1 x 2 x 1 z 2 w 1 z 1 T w 1 = x 1 x 2 x 1 z 1 x 1 x 2 z Stabiler Übergang

22 HWR · K5 Nr.:22 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Weiteres Problem: Hazardfehler während Übergängen ideales Schaltnetz 1 1 x 2 x 1 z 2 w 1 z 1 T w 1 = x 1 x 2 x 1 z 1 x 1 x 2 z Falscher Übergang bei Hazardfehler z1z1 x1x1 x2x2 Statischer 0 Funktionshazard w1w1 1

23 HWR · K5 Nr.:23 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Zur Vermeidung von Problemen bei asynchronen Schaltwerken Wettlauffreie Zustandskodierung Hazardarme Schaltnetze entwerfen Betrieb im Normal Fundamental Mode: Es ändert sich maximal eine Eingangsvariable gleichzeitig Ein Eingabewechsel erfolgt erst dann, wenn alle internen Änderungen abgeklungen sind

24 HWR · K5 Nr.:24 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik 5.2 Register Das Basis RS-Flipflop (RESET/SET) aus NOR-Gattern: Zustandsfolgetabelle: Schaltsymbol SQ Q 1 1 Q Q R S R

25 HWR · K5 Nr.:25 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik RS-Flipflop Erweiterte Zustandsfolgetabelle:

26 HWR · K5 Nr.:26 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik RS-Flipflop mit Pegelsteuerung (Latch) Schaltung: C = Clock (Takt) Schaltsymbol: C SQ QR

27 HWR · K5 Nr.:27 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik RS-Flipflop mit Pegelsteuerung (Latch) Zustandsfolgetabelle: Erweiterte Zustandsfolgetabelle:

28 HWR · K5 Nr.:28 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Impulsdiagramm für das RS-Flipflop Ohne Verzögerung:

29 HWR · K5 Nr.:29 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Impulsdiagramm für das RS-Flipflop Mit Verzögerung: C Q t t t t S t R PLH t PHL t 1 t 2 t 3 t

30 HWR · K5 Nr.:30 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik D-Flipflop mit Pegelsteuerung Beim D-Flipflop handelt es sich um ein erweitertes RS-Flipflop mit nur einem Eingang (D). Schaltung: Symbol: Wie in der Schaltung zu sehen ist, kann das RS-Flipflop nur mit 01 oder 10 angesteuert werden. Die unzulässige Eingangsbelegung 11 des RS- Flipflops wird vermieden. DSQ Q C 1 C R D Q C Q

31 HWR · K5 Nr.:31 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Taktflankensteuerung Bei einem taktflankengesteuerten Flipflop erfolgt die Fortschaltung der Eingangsbelegung nicht fortwährend beim Taktpegel 1, sondern nur zum Zeitpunkt der Taktflanke, d.h. beim Wechsel des Taktpegels von 0 nach 1 bzw. 1 nach 0 für einen invertierten Takteingang. Die Taktflankensteuerung wird durch einen spitzen Pfeil am Takteingang im Flipflop-Symbol dargestellt. LatchMaster-Slave Flipflop SteuerungPegelsteuerungFlankensteuerung TransparenzBei C=1Nein SpeicherungBei C=0Bei C=0 und C=1 Übernahme des zu speichernden Zustands C=1 0 GrößeKleinGroß

32 HWR · K5 Nr.:32 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik RS-Master-Slave-Flipflop mit negativer Taktflankensteuerung Schaltung: Symbol: C SQ QR Die Bezeichnungen - Zwei-Pegelgesteuertes Flipflop - Takflankengesteuertes Flipflop für dieses Flipflop sind äquivalent.

33 HWR · K5 Nr.:33 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik RS-Master-Slave Flipflop mit negativer Taktflankensteuerung Zustandsfolgetabelle:

34 HWR · K5 Nr.:34 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Impulsdiagramm RS-Master-Slave-Flipflop mit negativer Taktflankensteuerung :

35 HWR · K5 Nr.:35 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik RS Master-Slave-Flipflop aus NAND-Gattern

36 HWR · K5 Nr.:36 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Funktionsablauf Master-Slave Flipflop U 1 Schaltschwelle des Inverters t 1 Sperren Slave-Flipflop U 2 Schaltschwelle der NAND-Gatter t 2 Freigabe Master-Flipflop t 3 Sperren Master-Flipflop t 4 Freigabe Slave-Flipflop

37 HWR · K5 Nr.:37 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik D-Master-Slave-Flipflop mit Taktflankensteuerung DSQ Q C 1 C R

38 HWR · K5 Nr.:38 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik JK-Master-Slave-Flipflop mit Taktflankensteuerung Hierbei handelt es sich um ein erweitertes RS Flipflop, bei dem die die ungültige Eingangskombination 11 zum Wechsel des Zustandes genutzt wird JKQ n+1 00Q n speichern 101setzen 010rücksetzen 11Q n wechseln (vereinfachte Tabelle ohne Takt)

39 HWR · K5 Nr.:39 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik JK-Master-Slave-Flipflop mit Taktflankensteuerung DQ Q C C 1 & & K J d = QK QJ JQ Q C K Symbol: Schaltplan:

40 HWR · K5 Nr.:40 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik T-Master-Slave-Flipflop Schaltung: Symbol: T = Toggle (Umschalten, Kippen) C Q Q T JQ Q C K T C TQ n+1 0Q n 1Q n

41 HWR · K5 Nr.:41 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Übersicht: Flipflop-Typen steuerung S R S C R D C Pegel- steuerung S R D Flanken- steuerung RS-Flipflop D-Flipflop T-Flipflop C ohne Takt- C JK-Flipflop T C J K C

42 HWR · K5 Nr.:42 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Register Das Standardflipflop für die Verwendung in synchronen Schaltungen ist das taktflankengesteuerte D-FlipFlop Es lässt sich durch Anreihung zu einem Register z.B. mit 8Bit Breite anordnen D C D C D C D C D C D C D C D C

43 HWR · K5 Nr.:43 Uwe Brinkschulte Eingebettete Systeme Lars Hedrich Entwurfsmethodik Schieberegister Sequenzielle Schaltungen werden in der Regel mit taktflankengesteuerten D-Flipflops aufgebaut. Mit pegelgesteuerten Flipflops können die Zustände nicht dauerhaft gespeichert werden. 3-Bit Schieberegister mit pegelgesteuerten D-Flipflops 3-Bit Schieberegister mit taktflankengesteuerten D- Flipflops


Herunterladen ppt "Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von Prof. Dr. rer. nat. U. Brinkschulte Prof. Dr.-Ing. L. Hedrich (basierend auf Materialien."

Ähnliche Präsentationen


Google-Anzeigen