Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

1 Kap. 2 - Aufbau von Prozessoren ComputerarchitekturBéat HirsbrunnerS2 - 25 Oktober 2006 2.2 Primäre Speicher Fehlerkorrekturcodes.

Ähnliche Präsentationen


Präsentation zum Thema: "1 Kap. 2 - Aufbau von Prozessoren ComputerarchitekturBéat HirsbrunnerS2 - 25 Oktober 2006 2.2 Primäre Speicher Fehlerkorrekturcodes."—  Präsentation transkript:

1 1 Kap. 2 - Aufbau von Prozessoren ComputerarchitekturBéat HirsbrunnerS2 - 25 Oktober 2006 2.2 Primäre Speicher Fehlerkorrekturcodes

2 2 2.2.4 Fehlerkorrekturcodes (1/6) Einige Definitionen Ein n-Bit-CodeWort besteht aus m Datenbits und r Prüfbits Hamming-Abstand w zweier Codewörter = Anzahl Bitstellen in denen sich die beiden Codewörter unterscheiden Beispiel: w=1 für die Codewörter 000 und 010 Hamming-Abstand c eines Codes = minimaler Hamming-Abstand zweier zulässigen Codewörter Eigenschaften (für d Einzelbitfehler) Fehlererkennung: möglich für c = d + 1 (d.h. c > d) Fehlerkorrektur: theoretisch möglich für c = 2d + 1 (d.h. c > 2d) Beispiel: Paritätsbit Jedem m Datenbit wird ein einzelnes Paritätsbit angehängt Für ein solcher Code gilt c = 2 (oder anders ausgedrückt : es sind 2 Einzelbitfehler erforderlich, um von einem gültigen Codewort zu einem anderen gültigen Codewort zu gelangen) und es lassen sich Einzelbitfehler erkennen

3 3 2.2.4 Fehlerkorrekturcodes (2/6) Lemma (Richard Hamming, 1950) Um einen 1-bitfehler in einem m=2 k -datenbit : (a) zu erkennen (b) zu korrigieren braucht man 1 beziehungsweise k+1 Prüfbits (für k2) Beweis (a) Paritätsbit ! Beweis (b) 1) es gibt 2 m gültige Muster 2) mit r-prüfsbits gibt es 2 m+r verschiedene Codewörter 3) Für jedes gültige Muster gibt es m+r ungültige mit einem Abstand von 1 (man bildet sie, indem man systematisch jedes der m+r bits invertiert) Aus (1) - (3) folgt : (m+r+1) * 2 m 2 m+r, d.h. m+r+1 2 r, d.h. k +1 r

4 4 2.2.4 Fehlerkorrekturcodes (3/6)

5 5 2.2.4 Fehlerkorrekturcodes (4/6) Hamming Algorithmus Kodierung des 4-Bit-Speicherwort 1100 in den Mengen AB, ABC, AC und BC mit je einem Bit je Menge (in alphabetischer Reihenfolge)

6 6 2.2.4 Fehlerkorrekturcodes (5/6) Hamming Algorithmus (wiederbesucht) Kodierung des 4-Bit-Speicherwort 1100 in den Mengen AB, AC, BC und ABC mit je einem Bit 1 11 error A B C 1 1 0 0 0 A B C 1 1 0 0 A B C 1 0 0 0 Fehler Paritätsbit

7 7 2.2.4 Fehlerkorrekturcodes (6/6) Das gleiche in einer anderer Darstellung A B C : Mengen 0 1 1 1 1 0 0 : Codewort 1 2 4 : Stellenposition (2 k, k=0,1,2,…) Position 3 ist durch A und B geprüft (3=1+2 !) Position 5 ist durch A und C geprüft (5=1+4 !) Position 6 ist durch B und C geprüft (6=2+4 !) Position 7 ist durch A, B und c geprüft (7=1+2+4 !) d.h. Position 1 prüft 3, 5 und 7 Position 2 prüft 3, 6 und 7 Position 4 prüft 5, 6 und 7 Verallgemeinerung (Hamming Algorithmus) 1) Die k+1 Prüfungsbits belegen die Positionen einer 2er Potenz (1,2,..2 K ) 2) Bit b wird durch die Paritätsbits bj geprüft, wobei b = b1 + b2 + … + bi 3) Indem man die Positionen der Paritätsbits addiert die versagen erhält man die Position des falschen Bits !!!


Herunterladen ppt "1 Kap. 2 - Aufbau von Prozessoren ComputerarchitekturBéat HirsbrunnerS2 - 25 Oktober 2006 2.2 Primäre Speicher Fehlerkorrekturcodes."

Ähnliche Präsentationen


Google-Anzeigen