Libero: Design Creation / Verification Seminar WS04/05 Andreas Schibilla (ii4900)

Präsentation zum Thema: "Libero: Design Creation / Verification Seminar WS04/05 Andreas Schibilla (ii4900)"—  Präsentation transkript:

1 Libero: Design Creation / Verification Seminar WS04/05 Andreas Schibilla (ii4900)

2 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 2 Inhaltsübersicht

3 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 3 Design Flow in Libero

4 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 4 Text Based Entry Editor-Auswahl und Optionen Neue HDL-Datei erstellen (öffnen, importieren) Merkmale des integrierten Editors (Tabs, Edit-Fkt., Comment) Syntax Checker

5 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 5 Inhaltsübersicht

6 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 6 ACTGen Core Builder fertige Makros für komplexe Design- Elemente erzeugen (wie z.B. Zähler, Multiplexer, Puffer, Register...) individuelle Konfiguration und Verwaltung mit Hilfe einer grafischen Oberfläche Übernahme der Makros in Text-based oder Schematic-Designs

7 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 7 Programmoberfläche Core Catalog Variety View Fenster Configured Core View Fenster Log Fenster

8 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 8 ACTGen Core Builder Beispiel: Einen Zähler einbinden 1.VHDL-Design anlegen 2.ACTgen Core Builder starten 3.Zähler konfigurieren 4.Zähler generieren 5.Zähler mittels PortMap einbinden

9 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 9 Beispiel: Zähler my_cnt.vhd: -VHDL-Beschreibung des Cores -enthält Entity und Architecture des Zählers my_cnt.gen: -speichert Makro-Parameter my_cnt.log: -enthält Details/Parameter in reinem Textformat

10 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 10 Inhaltsübersicht

11 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 11 Schematic Based Entry

12 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 12 Ein Beispielentwurf 3-Bit Zähler mit Logik verknüpfen

13 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 13 Schematic Beispielablauf 1.Neue Schematic-Datei erzeugen 2.Komponenten hinzufügen (kopieren) 3.Komponenten miteinander verbinden 4.I/O definieren 5.Kommentare und Grafikelemente 6.Zähler erzeugen und einbinden 7.Objekte manipulieren 8.BUS einzeichnen 9.Speichern und Testen

14 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 14 Besonderheiten in ViewDraw Multi-Paging Fubes (Blackbox) Eigene Symbole erzeugen und einbinden

15 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 15 Inhaltsübersicht

16 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 16 Design Flow in Libero

17 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 17 Stimulus - WaveFormer Lite Toolbar Diagramm Fenster Parameter Fenster Report Fenster

18 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 18 Stimulus - WaveFormer Lite Wichtige Optionen: z.B.: -Display Time Unit -Base Time Unit

19 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 19 Signale & Clock hinzufügen Frequenz Offset Flanken- verhalten Ausdruck für Verlauf Export Typ und Anzeige

20 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 20 Signalverlauf zeichnen

21 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 21 BUS hinzufügen Virtueller BUS Group BUS Simulierte BUSSE

22 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 22 Testbench erzeugen Export Timing Diagrams As VHDL w/ Top Level Test Bench (*.vhd)

23 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 23 Funktionale Simulation Testbench auswählen Auswertung in ModelSim

24 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 24 Simulations Optionen Zeit- intervalle Simulations- dauer Testbench Entity

25 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 25 Inhaltsübersicht

26 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 26 Synthese Synplify von Synplicity LeonardoSpectrum von Mentor Graphics Precision RTL von Mentor Graphics

27 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 27 Design Flow in Libero

28 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 28 Die Oberfläche von Synplify

29 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 29 Inhaltsübersicht

30 Libero: Design Creation / Verification – Andreas Schibilla (ii4900) – Folie 30 Schlusswort Mögliche Fehlerquellen: - Fehler in exportierter Testbench - falsche Simulations-Testbench gewählt - ModelSim zeigt keine Output-Signale an - ViewDraw startet nicht aus Libero heraus Im Vergleich zu Quartus / PeakVHDL: - individuelle Tools einsetzbar - Schematic Eingabe möglich