LFI Analyse und Modellierung parasitärer, elektromagnetischer Effekte in mikroelektronischen Systemen Vortrag zum 2. SSE-Workshop 12.-13.04.99 - Berlin.

Präsentation zum Thema: "LFI Analyse und Modellierung parasitärer, elektromagnetischer Effekte in mikroelektronischen Systemen Vortrag zum 2. SSE-Workshop 12.-13.04.99 - Berlin."—  Präsentation transkript:

1 LFI Analyse und Modellierung parasitärer, elektromagnetischer Effekte in mikroelektronischen Systemen Vortrag zum 2. SSE-Workshop Berlin P. Kralicek Projektgruppe FhG / IZM - Paderborn PARASITICS

2 PARASITICS Teilprojekt 2: Bauelemente und Gehäuse
Einleitung PARASITICS Teilprojekt 2: Bauelemente und Gehäuse TP 2.2: Gehäusemodelle und Schnittstelle zum Chipträger Bosch - Störfestigkeit von ICs FhG-IZM (Siemens AG) - Abstrahlung von ICs LFI - Modellierung von Gehäusestrukturen und Signalpfaden IBM - Charaterisierung/Modellierung von Signalpfaden IMST - Feldsondenmeßplatz

3 Development of OnChip clock rates Development of package complexity
The total modelling workflow is shown on this slide. - Beginning on the simulation side we start with an adaquate source modelling and the geometric structure of the package. Analogue to the previous slide a field-calculation is done with a full wave simulation. The resulting fields are then the input parameter of the Mutlipole expansion. On the other side (zeigen) the parameter can also be measured. This is done by nearfield scans in combination with a n optonal farfield transformation. - With this fields as parameters the expansion coefficients are determined. They can then be used as models in PCB and system simulators and also in enhanced IBIS models

4 Einleitung

5 Problem: Übergang Chip - Chipträger
Einleitung Problem: Übergang Chip - Chipträger Technische Anforderungen: Hochleistungs-Packages: BGA, MCM 3D-Packaging EMV-kompatibles Design Entwurfsbegleitende Analyse Hohe Taktraten Geringe Verzögerung, Verluste Zuverlässigkeit/Störempfindlichkeit Leitungsgebundene HF-Störungen Abstrahlung/Einstrahlung Chip/Package Design for EMC

6 Störfestigkeitsmessung von ICs
Störfestigkeit von ICs Störfestigkeitsmessung von ICs Leitungsgebundene HF-Störungen häufig Ursache von Ausfällen Folge: zeitaufwendige Fehlersuche und Re-Design Ziel: kürzere Entwicklungszeiten, hohe Zuverlässigkeit - Entwurfbegleitende Analyse der Störfestigkeit - Entwicklung eines geeigneten Meßkonzeptes

7 Störfestigkeit von ICs - Meßaufbau

8 Definition von Prüfkriterien
Störfestigkeit von ICs Definition von Prüfkriterien Meßtechnische Erfassung der Fehlfunktion Definition einer Toleranzmaske Automatische Analyse der Störfestigkeit Variation von Frequenz und HF-Leistung

9 EMV Analyse Störfestigkeit von ICs vor Redesign nach Redesign
Störfestigkeitskennlinien

10 Feldsondenmeßplatz zur Detektion parasitärer Effekte
Hochgenaue Mechanik: Testhalterung für DUT Positionierfehler der Sonden < 5 µm ebenes Scanraster durch Schrittmotoren Meßwerterfassung: durch NWA oder Spektrumanalysator Steuerung und Auswertung durch PC Blockdiagramm Testhalterung und Sonden- positionierung Der Meßplatz.

11 Antennengrundtypen: Konzepte für miniaturisierte Nahfeldsonden
Anforderungen: Feldselektivität Polarisationsreinheit minimale Störung des DUT Bestimmung von Betrag und Phase ausreichende Sensitivität Antennengrundtypen: elektrischer Dipol magnetischer Dipol (Loop)

12 Feldverzerrung bei d=50um < 1dB
Beeinflussung der Quellverteilung beim Scan über einer Mikrostreifenleitung: Stromverteilung auf der Leitung Feldquelle: Magnetfeld unmittelbar über der Leitung Verzerrung des Magnetfeldes unmittelbar über der Leitung bei Sondenabstand von 50um Feldverzerrung bei d=50um < 1dB

13 Testcase-Scan über einem hybriden 2.4 GHz Leistungsverstärker
Verteilung von Ez 2300m über dem Substrat

14 Modellierung von Gehäusestrukturen und Signalpfaden
Umbau Waferprober für Messungen an MCM S/390 G3 Serie Messung der S-Parameter bis 20 GHz Numerische Feldberechnung mit FEM Beschränkung der 3D Modellierung auf typische Signal- pfadabschnitte / Extraktion der Leitungsparameter Modelle aus R, L, C Elementen bis 3GHz (z.B. für Spice) Verifikation durch Messung (S-Parameter)

15 Charakterisierung / Modellierung von Signalpfaden
IBM Charakterisierung / Modellierung von Signalpfaden Modellbibliothek für die Chipträgerstrukturen Extraktion der Daten für die Parameterextraktion direkt aus den Designdaten Parameterextraktion der Leitungs- und Koppelparameter (Momentenmethode) 1 Hz 1 GHz 10 GHz Einfluß frequenzabhängiger Effekte: Stromverteilung durch Skin- und Proximityeffekt Ziel : Exakte Simulation des Laufzeit- und Koppelverhaltens der Signalpfade des Chipträgers

16 Interne Quelleffekte:
Abstrahlung von ICs Interne Quelleffekte: Taktsignale (intern, extern) Abstrahlung: Kopplung auf Leitungen/Kabel Schaltflanken Package (Bonding, Leadframe..) Delta-I Noise Leitungen auf Chipträger Simultaneous Switching Noise (SSN) Kühlkörper ‘DIE’ nur geringen Anteil an Abstrahlung Interne und externe Störungen - Fehlfunktionen - Beeinflussung anderer Systeme - Einhaltung von Grenzwerten

17 Analyse / Abschätzung der Modellkomplexität
Stromverteilung in Groundplane und Package Betrag des Poyntingvektors

18 Approximation des erzeugten Feldes
Modellierung Approximation des erzeugten Feldes Approximation durch Multipolreihe Beschreibung des Nah- und Fernfeldes möglich Randbedingungen: Feldgrößen auf definierter Oberfläche (Messung o. Simulation) Lineares Gleichungssystem zur Bestimmung der Modellparameter

19 Modellierungsworkflow
Source Modelling Geometric Data Nearfield Scans EM Field Calculation with (FEM, MoM ...) Approximation of Fields: MME (Multiple Multipole Expansion) Optional Farfield Transformation Model Parameter Determination Enhancement of Simulators on PCB- and Systemlevel IBIS Models

20 Zusammenfassung Zukunft: Interconnect Driven Design
Zukünftige Entwicklung erfordert Berücksichtigung parasitärer elektromagnetischer Effekte Bewertung von IC bzgl. leitungsbebundener Störungen Entwicklung eines Feldsondenmeßplatzes Modellierung und Charakterisierung von Signalpfaden Analyse und Modellierung des Abstrahlungsverhaltens von IC Zukunft: Interconnect Driven Design