Götterdämmerung – der Weg von Power und Sparc

Präsentation zum Thema: "Götterdämmerung – der Weg von Power und Sparc"—  Präsentation transkript:

1 Götterdämmerung – der Weg von Power und Sparc
Seisenberger, Thomas, SYT | JBFOne 2009

2

3 Ziel dieses Vortrags Begriffsklärung
Vergleich der CPU-Architekturen anhand von historischen und aktuellen Benchmarks sowie FIDUCIA-eigenen Szenarien Aufzeigen künftiger Entwicklungen anhand von Roadmaps Darstellung der Auswirkungen auf die Serverlandschaft in der FIDUCIA IT AG Skizzierung der Serverstrategie der FIDUCIA Irgend ein Symbol einbauen (Wurfscheibe, Fadenkreuz oder so)

4 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

5 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

6 Designphilosophien: RISC vs. CISC
RISC (Reduced Instruction Set Computing) Einfache Einzelbefehle, viele Register Drei bis fünf verschiedene Adressierungsarten Getrennter Daten- und Befehlscache Prominente Familienmitglieder: SPARC (SUN), Power (IBM) noch als Server-CPUs im Einsatz ARM, MIPS auf embedded systems (Mobile Geräte, Spielkonsolen usw.) spezialisiert PA-RISC, Alpha zugunsten von Itanium aufgegeben Historisch: MOS 6502 (Commodore C64) Befehle auf dem Chip „fest verdrahtet“ Kurze Reaktionszeiten auf Interrupts Sparsamerer Umgang mit Hauptspeicherzugriffen während der Befehlsausführung Früher Einsatz von SMP/Numa-Architekturen Weiterführung: EPIC und VLIW-Designs (Itanium, Transmeta)

7 Designphilosophien: RISC vs. CISC
CISC (Complex Instruction Set Computing) Komplexe Einzelbefehle, μ-Code Wenige, teilweise spezialisierte Register Mehr als zehn verschiedene Adressierungsarten Gemeinsamer Daten- und Befehlscache Wichtige Vertreter: Intel/AMD x86 Motorola 68000 Z80 Befehle werden in μ-Befehle zerlegt und dann ausgeführt Viele Hauptspeicherzugriffe während der Befehlsausführung, dadurch Bottleneck im Memory-Interface Trägere Reaktion auf Interrupts Lange auf Single-CPU-Systeme beschränkt

8 RISC CISC SPARC64 SPARC CMT POWER Workloadbased Computing Multithread
Durchsatz, hohe I/O- Leistung, RAS, Memory vertikale Skalierung Hoher Netzwerkdurchsatz, horizontale Skalierung Data Warehousing Data Analysis Web Serving SPARC64 Client Server SPARC CMT RISC Streaming Media POWER OLTP Database OLTP Database Security File Server Directory Commercial J2EE Application Servers Daten- lastig Netzwerk- lastig Batch Genomics EAI Servers Structural Analysis Electronic Design Simulation CISC Workgroup Compute Grid Application Development Financial Risk/Portfolio Analysis Monte Carlo Simulation Cheminformatics Hohe CPU-Leistung, horizontale Skalierung Single Thread Quelle: FIDUCIA IT AG

9 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

10 Betrachtete Benchmarks
CINT2006rate Bestandteil der Benchmarksuite CPU2006 der Standard Performance Evaluation Corporation ( Integerleistung von Komplettsystemen Kompression, Kombinatorische Optimierung, Kompilierung, XML-Verarbeitung Implementiert in C und C++ TPC-C Transaktionsbenchmark des Transaction Processing Performance Council ( Wird ermittelt duch Zusammenspiel von Anwendung, Datenbank und Storage Bildet industriellen Workload-Mix ab Stellt die erzielte Leistung in Relation zu den Systemkosten

11 CPU-Benchmarks CINT2006rate 8 Cores
SPARC VI : 68,6 , keine Jahresangabe! Quelle: FIDUCIA IT AG

12 CPU-Benchmarks CINT2006rate 16 Cores
SPARC VII : 136, keine Jahresangabe! Quelle: FIDUCIA IT AG

13 Vergleich Kosten/TPC-C-Werte
TPC-C Weltrekord 2009: 7,7 Mio tpmC*, Sun SPARC T System: Sun SPARC Enterprise T5440 Cluster, CPU Type: Sun UltraSPARC T Ghz DB: Oracle 11g Ent. Ed. w/ RAC w/ Partitioning, OS: Sun Solaris 10 10/09 Kosten 2,34 $ / tpmC TPC-C Weltrekord 2008: 6 Mio tpmC*, IBM Power System: IBM Power 595 Server Model 9119-FHA, CPU Type: IBM Power 6 – 5.0 Ghz DB: IBM DB2 9.5, OS: IBM AIX 5L V5.3 Kosten 2,81 $ / tpmC Price/Performance: tpmC*, x86 Server System: x86 Server – CPU Type: Intel Xeon X7460 – 2.67 GHz DB: Oracle Database 11g Standard Ed, OS: Oracle Enterprise Linux TP Kosten: < 1$ / tpmC (0,97 $/tpmC) * tpmC = Transaktionen pro Minute, Quelle:

14 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

15 Rahmenbedingungen und Ziele des PoC
Anspruch: Optimaler Betrieb von Java-Anwendungen Scale-Out-Betrieb Geringe bis mittlere I/O-Leistung Wirtschaftlichkeit Fokus: XML-Verarbeitung Integerberechnungen Explizit nicht berücksichtigt: Floating Point, Kryptographie Ermittlung der Nachfolgeplattform der Midrange-Systeme V440 Betrachtete Systeme: Sun Fire T5220 (SUN UltraSparc T2 aka Niagara 2), IBM x3850 M2 (Intel Xeon)

16 Testszenarien im Rahmen eines PoC
Java-Benchmarks (DaCapo, SPECjvm2008), beispielsweise XML-Transformation und -Validierung Integerverarbeitung Memory-Durchsatz Umgehen von Memory-Caches VR-Control Kalkulationslauf Java BAP-Messung x86 Softwarestack BAP 3.6, Durchführung analog Release-Lasttests, CNS über Netz Solaris-Server auf Basis x86 und Sparc T (Niagara) Bildchen?

17 Beispiel: XML-Transformationen SPECjvm2008
Durchsatz xml.transform [ops/m] Quelle: FIDUCIA IT AG

18 Beispiel: Messung Memory-Durchsatz
Allokieren, Beschreiben und Lesen von 1 und 2 GB mit 4 Threads parallel, Zeit[s] besser besser x86 x86 UltraSparc UltraSparc Niagara Niagara real user sys real user sys Quelle: FIDUCIA IT AG

19 Weitere Tests VR-Control: Kalkulation einer mittelgroßen Testbank
Bezug von Daten aus einem DataWarehouse ETL-ähnliche Kalkulation von Daten zur Ertrags- und Risikosteuerung in Banken Aktuelle Plattform in Produktion Xeon Blades Single Core, 3,4 GHz, 4 GB RAM Kalkulationsdauer Testbestand: etwa 13 h Testsystem Niagara (Chip Multithreading, CMT) 8 Cores, 64 Threads, 1,4 GHz, 64 GB RAM Kalkulationsdauer Testbestand: 18 h 30 min Testsystem x86 24 Cores (single thread), 2,4 GHz, 64 GB RAM Kalkulationsdauer Testbestand: 10 h 51 min Mit VR-Control steht dem genossenschaftlichen FinanzVerbund ein nach betriebswirtschaftlichen Anforderungen konzipiertes modernes Konzept zur Ertrags- und Risikosteuerung der Gesamtbank zur Verfügung welches die Anforderungen gemäß § 25 a KWG erfüllt. Ziel von VR-Control ist die Schaffung eines Management-Informationssystems zur barwertigen und periodischen Gesamtbankplanung und -steuerung durch das Sie als Vorstand oder Führungskraft zeitnah und regelmäßig über die Erträge, Kosten und Risiken informiert werden. technisch: abzug der daten aus agree; einspielung in udb; kalkulation (ähnlich etl) nach einstellung der bank; auswertungen, einstellungen und planung mit den vr-control softwaremodulen

20 Zusammenfassung der Testergebnisse
Niagara ist in den meisten hier relevanten Testfällen weniger geeignet als x86 Geringere Single-Core-Performance durch niedrigere Taktrate Geringe Geschwindigkeit beim Hauptspeicherzugriff  Gesamtdurchsatz des x86-Systems ist deutlich höher  Potential zur Serververdichtung ist höher Weitere starke Leistungssteigerung mit den nächsten Servermodellen erwartet SPARC64 – Systeme Sind in einer anderen Leistungs- und Preisklasse angesiedelt Gut geeignet für I/O-intensive Anwendungen im Scale-Up, z. B. Datenbanken

21 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

22 Continued 100% SPARC / Solaris Binary Compatibility
SPARC CPU Roadmap SPARC64 SPARC64™ VI 2.15/2.28/2.40GHz 90nm SPARC64™ VII 2.4/2.52GHz 65nm SPARC64™ VII+ 2.53/2.88GHz 40nm "Jupiter-E" 40nm 2007 2008 2009 UltraSPARC T2 65nm UltraSPARC T2+ 65nm UltraSPARC NF2+, VF+ 40nm "RF" 40nm “YF” 40nm CMT Continued 100% SPARC / Solaris Binary Compatibility Quelle: SUN

23 POWER CPU Roadmap POWER8 POWER7 POWER6 POWER5 POWER4 45 nm 65 nm
Dual Core Chip Multi Processing Distributed Switch Shared L2 Dynamic LPARs (32) POWER7 45 nm POWER6 65 nm POWER5 130 nm Dual Core Enhanced Scaling SMT Distributed Switch + Core Parallelism + FP Performance + Memory bandwidth + Virtualization Dual Core High Frequencies Virtualization + Memory Subsystem + Altivec Instruction Retry Dyn Energy Mgmt SMT + Protection Keys Multi Core On-Chip EDRAM Power Optimized Cores Mem Subsystem ++ SMT++ Reliability + VSM & VSX Protection Keys+ Strukturbreite, nicht Formfaktor! Was ist ein nm? Vergleiche, z.B. ein Haar Quelle: IBM

24 Intel Roadmap Quelle: Intel

25 2005 – 2012 2013 –2017 Intel Roadmap Roadmap Research 90nm 2003 65nm
2007 32nm 2009 22nm 2011 2013 –2017 16nm 2013 11nm 2015 8nm 2017 Research 25 nm 15nm New Intel technology generation every 2 years Intel R&D technologies drive this pace well into the next decade Roadmap Quelle: Intel

26 AMD Roadmap Quelle: AMD

27 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

28 Datacenter Workload Landschaft
Multithread Data Warehousing Data Analysis Web Serving Client Server Streaming Media OLTP Database OLTP Database Security File Server Directory Commercial J2EE Application Servers Daten- lastig Netzwerk- lastig Batch Genomics EAI Servers Structural Analysis Electronic Design Simulation Workgroup Compute Grid Application Development Financial Risk/Portfolio Analysis Monte Carlo Simulation Cheminformatics Single Thread Quelle: FIDUCIA IT AG

29 RISC CISC SPARC64 SPARC CMT POWER Workloadbased Computing Multithread
Durchsatz, hohe I/O- Leistung, RAS, Memory vertikale Skalierung Hoher Netzwerkdurchsatz, horizontale Skalierung Data Warehousing Data Analysis Web Serving SPARC64 Client Server SPARC CMT RISC Streaming Media POWER OLTP Database OLTP Database Security File Server Directory Commercial J2EE Application Servers Daten- lastig Netzwerk- lastig Batch Genomics EAI Servers Structural Analysis Electronic Design Simulation CISC Workgroup Compute Grid Application Development Financial Risk/Portfolio Analysis Monte Carlo Simulation Cheminformatics Hohe CPU-Leistung, horizontale Skalierung Single Thread Quelle: FIDUCIA IT AG

30 Infrastruktur, Gateway, Tivoli,
Workloadbased IT AG Multithread Scale Up HQS SPARC CMT RISC Oracle, Oracle RAC OLTP Database OLTP Database Lotus Domino SPARC64 POWER agree Daten- lastig Netzwerk- lastig BQS Infrastruktur, Gateway, Tivoli, Firewall, LDMS CISC Scale out Single Thread Quelle: FIDUCIA IT AG

31 Zusammenfassung der Trends
Parallelisierung und Multithreading wird sich nicht nur bei CPU-Technologien weiter durchsetzen, sondern im Besonderen auch bei Software-Architekturen Rechenpower ist zukünftig nicht mehr der limitierende Faktor, sondern Memory, I/O und das Beherrschen der Komplexität Virtualisierung ist obligatorisch für die effiziente Nutzung von IT-Ressourcen und wird Teil der System-Plattform wie CPU und Lüfter

32 Potentielle Einsparungen
Konsolidierung bei großen Serverfarmen wie z.B. agree® BAP bis Faktor 1:8  Reduktion von allgemeinen Infrastrukturkosten: Serverschränke/RZ-Fläche  Reduktion um mindestens 70% Netzwerkports/Verkabelung  Reduktion um etwa 60% Energie Einsparpotential Energie: ca 90% (180 MWh/Jahr statt 1,8 GWh/Jahr) Resultat: Einsparung von bis zu 1500 t CO2/Jahr Investitionen in Netzwerk-Core-Infrastruktur durch Bandbreitenerhöhung Konsolidierung auch durch Fortführung Virtualisierung Vergleich Grössenordnung MWh – Wie viele Föns, Glühbirnen 1 Fön: 1,5 kWh 1000 Föne: 1,5 MWh Föne: 1,5 GWh Voltaikanalage RZR : 175 MWh im Jahr 2009

33 Agenda Designphilosophien RISC/CISC Gängige Benchmarks
Eigene Messungen Roadmaps der Hersteller Auswirkungen auf Infrastruktur und Kosten in der FIDUCIA Zusammenfassung

34 Zusammenfassung RISC-Systeme sind im RZ der FIDUCIA weiterhin erforderlich, Tendenz fallend Viele Anforderungen können mit den neuesten x86-Hardware-Architekturen günstiger abgedeckt werden Serverstrategie für das RZ wurde im Sommer 2009 beschlossen Mainstream: Solaris auf Basis x86 (Scale Out) Skalierung bei Bedarf auch mit RISC-Systemen (Scale Up) Betriebssysteme (sind hier nicht im Fokus): Solaris, Linux, Windows Nächste Schritte Austausch großer Serverzahlen durch x86-Maschinen, stärkere Virtualisierung Strategische Ausrichtung auf Linux Verfeinerung Betriebsverfahren Hochverfügbarkeit Potentielle Entscheidung für Linux in zwei bis drei Jahren Weniger Wechsel, nur 1 – 2x wechseln Rhetorische Fragen 3-4 Warum halten wir den Vortrag gemeinsam? Was machen wir in SYT da eigentlich? … Punkt 1: Auch der Mainfram ist im Kern ein RISC-System!

35 Helmut Seisenberger Claus-Jürgen Thomas Fragen? – Diskussion?
Systemtechnik 0721 / Claus-Jürgen Thomas 0721 / ibm.com

36 Ihr IT-Partner Vielen Dank