Moore's Law - /TU Freiberg/Internet Multimedia/Konrad Froitzheim

Slides:



Advertisements
Ähnliche Präsentationen
Computersimulation steuert echtes Frontpanel an
Advertisements

KA – Rechnerarchitektur I ____________________________________________________________________________________________ ____________________________________________________________________________________________.
Zugehörigkeitsfunktion (Wahrheitsfunktion) m
Vom Steinzeitmonitor bis
Peter Marwedel TU Dortmund, Informatik 12
Fakultät für informatik informatik 12 technische universität dortmund 3. Mikroarchitekturen Peter Marwedel Informatik 12 TU Dortmund 2011/04/28 Diese Folien.
Fernsteuerung: Internet
Informatik Studieren in Freiberg
Internetgesteuerte Fußballroboter
/TU Freiberg/ Institut für Informatik /Konrad Froitzheim
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Zentraleinheit CPU, Motherbord, RAM
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
OpenMP Präsentation im Rahmen des Seminars
Studiengang Informatik FHDW
Vorlesung, Wintersemester 2009/10M. Schölzel 1 Optimierungstechniken in modernen Compilern Einführung.
Modulare Programmierung
KUNSTSTOFFE Kunststoffe = Plastik = Polymere = Makromoleküle Monomere
Inhalt Der Cell Prozessor Aufbau des Cells Platine Block Diagramm
Matrix Multiplication on CUDA
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren
Der Transistor Proseminar Basisinformationstechnologie
Die in der Hand (oben) gehaltene Siliziumscheibe ist unten vergrößert und mit farbigem Licht ausgeleuchtet abgebildet. Man erkennt Reihen integrierter.
Leitfaden Motivation Was ist CUDA ? NVIDIA Grafikkarte Programmierung
Computergenerationen
Entwicklung verteilter eingebetteter Systeme - Einführung
Physikalische Basis der Angriffen
Duo- und Quad Prozessor-Architektur
Name des Vortragenden Klasse Ort / tt.mm.jjjj Beschreibung Zentraleinheit CPU, Motherbord, RAM.
Aufbau und Funktionsweise
Don`t make me think! A Common Sense Approach to Web Usability
Clustered Neuronal Network A C#.NET project for Compute Cluster Server 2003.
Aufbau eines von-Neumann- Rechners Marcel Waldvogel.
Clustering mittels Grafikprozessor
Basisinformationstechnologie HK-Medien
Technische Universität München - Internalising external costs of transportation - Effective option for climate protection or academic exercise? Regine.
10.1 Recherche: Lernenden-Ebene
Signal-Prozessoren DSV1, 2009, Hhrt, 1 Mikro-Prozessor Von Neumann-Architektur Daten und Programmcode im gleichen Speicher => Sequenzieller Zugriff auf.
Computerarchitektur AMD Athlon und Multikernprozessoren
Grundlagen der Informatik
Ein Vortrag von Simon Bayer
Feldeffekttransistoren
Meine Lernziele.
Multiprozessoren: Herausforderung für die Software
Rechnersysteme: Halbzeit Marcel Waldvogel. Marcel Waldvogel, IBM Zurich Research Laboratory, Universität Konstanz, , 2 Daten und Information.
Eine Übersicht von Margarete Streitwieser
Rechnerarchitekturen
D IE 8-B IT Ä RA Von Sammy Baghdadi 1 erstellt von Sammy Baghdadi,
Central Processing Unit von David Kleuker und Thomas Auner
Grundlagen, Prinzipien und Aufgaben eines Betriebssystems
Mit IT IS enbex Hand in Hand Zeitgemäße Unternehmen sind auf schnellen und sicheren Datenaustausch angewiesen IT IS AG.
1 Public libraries’ perspectives in the digital media world Doom or bloom: reinventing the library in the digital age 29th October 2009 Christian Hasiewicz.
Aufbau, Funktion und Grundzusammenhänge
Software Engineering SS04 Paralleles Programmieren FH Aachen, Prof. Dr.-Ing. Michael Trautwein Andrej Kühnal, Perez-Otuno Rodrigo.
Institut für Angewandte Mikroelektronik und Datentechnik Course and Contest Results of Phase 5 Eike Schweißguth Selected Topics in VLSI Design (Module.
Welcome to Web Services & Grid Computing Jens Mache
Funktionsprinzip·Anwendung·Zukunft
Parallelising Molecular Dynamics for Message Passing Systems (complete) Martin Gerber
Kapitel 8 Grammar INDEX 1.Command Forms: The Du-Command Form & Ihr- Command 2.Sentences & Clauses.
Mac OS X Kein bißchen besser Hanno Böck,
The FUTURE to boldly go where no man has boldly gone before!
Data Hazards 0x30 sub $6 $0 $1 0x34 add $7 $6 $
Digitaltechnik Analog -> digital Zwei Zustände: 0 und 1
CPU Furkan Dogan.
Mensch-Maschine-Interaktion
Vom Transistor zum HW-Automaten
CSL211 Computer Architecture
Shared Memory Programmierung: Grundlagen
 Präsentation transkript:

Moore's Law - /TU Freiberg/Internet Multimedia/Konrad Froitzheim was kann man bloss mit Milliarden Transistoren anstellen? Konrad Froitzheim, TU Freiberg, Germany frz@tu-freiberg.de The complexity for minimum component costs has increased at a rate of roughly a factor of two per year ... Over the longer term, the rate of increase is a bit more uncertain, although there is no reason to believe it will not remain nearly constant for at least 10 years. That means by 1975, the number of components per integrated circuit for minimum cost will be 65,000. [Gordon Moore, 1965]

/Elektronik/Schalten Rechnen, Speichern, Transportieren Logische Funktionen AND, OR, XOR NOT NAND Boolsche Algebra Rechnen mit True und False (1 und 0) Logische Formeln Formelmanipulation Addition Summe = AB v AB, Übertrag = AB Andere Rechenarten a-b = a+(-b) n*a = a+a+…+a a/b = a-b-b-…-b grün gelb rot fahren bremsen A B Ü S

/Elektronik/Transistor Transistoren elektronische Schalter Verstärkungsfunktion Feldeffekttransistor Gate-Source Spannung erzeugt Feld Feld kontrolliert Drain-Source Kanal UGS steigt -> IDS steigt exponentiell CMOS: Complementary Metal-Oxide-Silicon NAND: 4 FET-Transistoren

/Elektronik/Integration Integrierte Schaltkreise [Kilby; Moore, Grove] viele Halbleiter auf einem Silizium-Stück (Chip) Verdrahtung und Plazierung viele Chips auf einem Wafer {Beschichten, Belichten, Ätzen, Polieren} Strukturgröße

/Elektronik/Prädiktion Moore's Law ~ 18 Monate: Packungsdichte verdoppelt 2007: 45 nm Strukturgröße Extrapolation Tukwila, 2009, 2*109 Transistoren Larrabee, 2009, 24 'einfache' Kerne 80 Kerne auf einem Chip: 2010? Grenzen exponentielle Verkleinerung? Atomgrösse, Quanteneffekte, … Alternative: Verbrauchseffizienz Atom [Intel], ARM, PowerPC [IBM] konstante Anzahl Transistoren sinkend: Preis, Grösse, Stromverbrauch

/Computerarchitektur Von-Nemann (SISD) Steuerwerk, ALU Speicher Ein/Ausgabe SIMD Single Instruction Multiple Data Vektorrechner MMX, SS*E, AltiVec MIMD Multiple Instruction

/Computerarchitektur/Optionen System on a Chip (SOC) Totalintegration Prozessor, Speicher Peripherie: Grafik, Netz Solid-State-Disk Tegra [NVIDIA], Atom [Intel] Multicore klassischer Aufbau des Prozessors 64, 1024 Kerne Spezial-Kerne: Video, Grafik, Physics-Engine NUMA: Non-Uniform Memory Access Cell: 1 PPC, 8 SPEs

Was wollen wir mit Computern machen? Steuern und Regeln /Zwischenfrage Was wollen wir mit Computern machen? Steuern und Regeln Embedded sparsam, klein, sicher Information und Kommunikation Web, suchen Schwerpunkt Netzwerk zentrale Rechenleistung Simulation Prozesse: Physik, Chemie, … Supercomputer Unterhaltung Spiele Video Visualisierung Auflösung, Photorealismus, Framerate, 3D

Software wird schneller langsam als Hardware schneller wird /Software/Optionen Software wird schneller langsam als Hardware schneller wird [Martin Reiser, IBM] Grove giveth, and Gates taketh away Aufgabenverteilung verschiedene Aufgaben verschiedene Prozessoren Parallele Algorithmen Nebenläufigkeit Voraussetzung: Aufgabe teilbar Teilprobleme möglichst unabhängig Speedup 10 CPUs => zehnmal schneller? Speicherengpass Kommunikation, Synchronisation

/Software/Parallelisierung Klassische Aufgaben viele gleichartige Teilprobleme wenig Beziehungen zwischen Teilproblemen Simulationen physikalischer Prozesse Wetterbericht, … Mustererkennung Visualisierung: GPU bzw. CPU nVidia, ATI, Intel viele gleichförmige Operationen GF 8800GTS: 0,625 Teraflop Larrabee Herausforderung viele ungleiche Aufgaben Kommunikation: Datenaustausch Synchronisation: Warten auf Andere

/Software/Parallelisierung/Ansätze Grand Central [Apple] OSX verteilt Tasks Tasks anmelden, Abhängigkeiten Cuda [NVIDIA] Compute Unified Device Architecture C-API für GF8, GF9 Shader-Implementierungen FFT, DWT, Matrixmultiplikation, … Matlab Ct [Intel]: C for throughput computing C++ TVEC: komplexe numerisch-parallele Datentypen Threading Runtime TRT Programmierer benutzt spawn(Funktion, Daten) und join TRT verteilt zur Laufzeit auf Kerne TRT überwacht Datenübergabe

Ubiquitous Computing [Marc Weiser] /The Next Big Thing Visualisierung 1024*768, 1440*900, 1920*1200 Mersive.com: 35 MPixel 3D Bilder virtuelle Realität Kommunikation natürliche Interaktion allgegenwärtig Assistenz erkennen verstehen Ubiquitous Computing [Marc Weiser] wie Papier Computer in allem