Technische Informatik II (für Bachelor) INF 1211 Vorlesung 5: Entwurf sequentieller Logik (Flipflops) 04.05.2008 , v7 Themen: Flipflop-Klassifikation Flipflop-Verhalten und -Aufbau Quellen: Zum Teil aus den Unterlagen „Digitale Systeme“, Prof. Schimmler, Prof. Loogen

Elementare sequentielle Schaltungen „Flipflops“ = Speicherelemente Jedes Flipflop (FF) besitzt genau eine Zustandsvariable Q, Q=1 oder Q=0. Flipflops (FFs) werden aus elementaren NOR oder NAND Gatter gebildet. Flipflop-Klassifikation:

Speicherelemente die 1 oder 0 speichern Das einfachste Speicherelement wird Flipflop genannt. Es hat 2 stabile Betriebszustände und kann dadurch 1-Bit-Information speichern. Das einfachste Flipflop (= Speicherzelle) kann durch zwei Inverter konstruiert werden: Q 1 Zelle speichert 1 1 1 Q 1 1 Zelle speichert 0 Wie kann man einen 1- oder 0-Zustand speichern?  RS Flipflop

Realisierung des R-S Flipflop (NAND Realisierung) Q S R Setzen Rücksetzen Speichern Q R 1 Zustandstabelle R S Qn Qn-1 1 (nicht erlaubt) Speichern Setzen Rücksetzen Für S=R=0 (Speichern)

RS (Reset) (Set) – Basis Flipflop Q R-S Flipflop Symbol: R Q Regel 1: Falls S = 0 und R = 0  Q ändert sich nicht. Regel 2: Falls S = 0 und R = 1  Q = 0 Regel 3: Falls S = 1 und R = 0  Q = 1 Regel 4: Falls S = 1 und R = 1 unerlaubter Zustand (Verhalten nicht vorhersehbar)

RS- Basis Flipflop Aufbau mit NOR Gattern !! ? ? ?

Aufbau mit NAND Gattern RS- Basis Flipflop Aufbau mit NAND Gattern R und S sind invertiert!

Taktpegel gesteuertes RS-Flipflop RS- Latch Taktpegel gesteuertes RS-Flipflop NOR Implementierung NAND Implementierung Nicht aktiv aktiv !

Taktpegel gesteuertes D-Flipflop D- Latch Taktpegel gesteuertes D-Flipflop Solange das Freigabesignal C=1 ist, wird das anliegende Eingangssignal D zum Ausgang durchgegeben! Problem: Eingang ist vom Ausgang im Freigabefall nicht isoliert (Logischen-Kurzschluss). Besser wenn zu einem bestimmten Zeitpunkt übernommen wird! Deshalb „Mastr-Slave“ Technik!

Taktpegel–Steuerung RS „Master-Slave“ Flipflops System-Flipflops Taktpegel–Steuerung RS „Master-Slave“ Flipflops Master Slave Solange das Freigabesignal Ck=1 ist, kann das Master-FF beliebig verändert werden. Wenn Ck auf 0 geht wird der Eingang des Master FF gesperrt und der zuletzt bestehende Zustand des Master- FFs zum Slave-FF übertragen.

Taktpegel–Steuerung JK „Master-Slave“ Flipflops System-Flipflops Taktpegel–Steuerung JK „Master-Slave“ Flipflops Master Slave J=1 Verhält sich wie RS-FF, wenn allerdings J=K=1, dann wird der Zustand gewechselt. k=1

Taktpegel–Steuerung D „Master-Slave“ Flipflops System-Flipflops Taktpegel–Steuerung D „Master-Slave“ Flipflops Ein RS Master-Slave Flipflop mit Inverter vom S zu R.

Taktflanken–Steuerung Flipflops Verwendung von Impulsgattern System-Flipflops Taktflanken–Steuerung Flipflops Verwendung von Impulsgattern Impulsgatter Nur bei steigende Flanke wenn V=1 ist

Flankengesteuertes RS Flipflop System-Flipflops Flankengesteuertes RS Flipflop

Flankengesteuertes JK-Flipflop System-Flipflops Flankengesteuertes JK-Flipflop Ein RS Master-Slave Flipflop mit Rückkopplung Rückkopplung bewirkt das bei J=K=1, Q wechselt zu Q. J=0, k=1 => Rücksetzen (Q=0) J=1, k=0 => Setzen (Q=1) J=0, k=0 => Q nicht verändern J=1, k=1 => Q wechseln (Q=Q)

Flankengesteuertes D-Flipflop System-Flipflops Flankengesteuertes D-Flipflop Ein RS Master-Slave Flipflop mit Inverter vom S zu R. Sehr verbreitet in vielen Anwendungen! D D1 D2 Ck D1 Q D2