Technische Informatik II (für Bachelor) Vorlesung 6: Entwurf sequentieller Schaltungen „Sequential State Machines“ 01.06.2008 , v7 Themen: Sequentielle Schaltungsmodelle Schaltwerksimplementierung Quellen: Zum Teil aus den Unterlagen „Digitale Systeme“, Prof. Schimmler, Prof. Loogen

Entwurf sequentieller Logik Sequentielle Logik: Kombinatorische Logik + Zustandsspeicher/Verzögerung > = … & Ausgaben Eingaben … … Z0 Z1 … Zn Eine Schaltung, deren Ausgänge von der Belegung der Eingänge und ihrem inneren Zustand abhängen, wird Schaltwerk genannt. Schaltwerk  sequentielle Schaltung Sequential Logical Circuits  Finite State Machines (FSM)

Synchrone/Asynchrone sequentielle Logik Synchron: Eingangssignale / Ausgangssignale an Ck zeitlich gebunden … Ausgaben Eingaben … … Z0 Z1 … Zn Ck System-Flipflops gesteuert vom externen Takt Asynchron: Keine Flipflops, kein Takt (wird im Rahmen diese Vorlesung nicht behandelt) Request (r) Grant (g) Handshake signaling

Allgemeines Modell von sequentiellen Schaltungen x y 1 1 Eingaben Ausgaben kombinatorische Schaltung (Schaltnetz) x y n m τ sec Zustand zm-1 z0 Folgezustand zm-1‘ z0 ‘ Rückkopplung Verzögerungselemente, Verzögerungzeit τ

Synchrone sequentielle Schaltungen x y 1 1 Eingaben Ausgaben kombinatorische Schaltung (Schaltnetz) x y n m Zustand zm-1 z0 Folgezustand zm-1‘ z0 ‘ Rückkopplung Ck τ System-Flipflops

Synchrone sequentielle Schaltungen 1. Mealy-Automat Merkmal: Ausgabe hängt von der Eingabe und dem Zustand ab Folgezustand Rückkopplung Zustand Ausgaben δ τ Eingaben λ System-Flipflops

Synchrone sequentielle Schaltungen Moore-Automat (1) Merkmal: Ausgabe hängt nur vom aktuellen Zustand Zn ab Rückkopplung Ausgaben Zustand Eingaben δ Zn+1 Zn τ ω Folgezustand System-Flipflops

Synchrone sequentielle Schaltungen Moore-Automat (2) Merkmal: Ausgabe hängt vom nächsten Zustand Zn+1 ab Rückkopplung Zustand Eingaben δ Zn+1 Zn τ Ausgaben System-Flipflops Folgezustand ω

Synchrone sequentielle Schaltungen Autonomer Automat Merkmal: Ausgabe hängt vom aktuellen Zustand Zn ab und hat keine Eingabe Rückkopplung Ausgaben Zustand δ Zn+1 τ Zn ω Folgezustand System-Flipflops

Synchrone sequentielle Schaltungen Medwedjew-Automat Merkmal: Ausgabe ist der Zustand selbst (ohne Abbildung ω ) Rückkopplung Ausgaben Zustand Eingaben δ Zn+1 τ Zn ω X Folgezustand System-Flipflops

Automaten-Beschreibung Automaten-Graph 3 Zustände za zb 1/0 zc 0/0 0/1 Zustandsübergänge Eingabe / Ausgabe 0/1

Automaten-Beispiel za zb zc „Mealy“ Automaten-Graph Eingabe / Ausgabe 1/0 1/0 za zb zc 1/1 0/0 0/0 0/0 Start Dieser Graph ist folgendermaßen zu interpretieren: Jeder Kreis ist ein zu einem Zeitpunkt möglicher Zustand, jeder Pfeil ein zu einem Zeitpunkt möglicher Zustandsübergang. An einem Pfeil steht eine Beschriftung vom Typ Eingabe/Ausgabe, d.h. bei Eingabe des Wertes vor dem / wird der Wert nach dem / ausgegeben und es erfolgt ein Zustandswechsel in Pfeilrichtung. In unserem Fall beginnen wir im Zustand za. Bei Eingabe einer 0 bleiben wir in diesem Zustand und wir geben eine 0 aus (y=0, die Lampe leuchtet nicht). Bei Eingabe einer 1 wechseln wir in den Zustand zb und geben eine 0 aus. Wenn nun eine 0 eingegeben wird, gehen wir wieder zurück in den Zustand za und geben eine 0 aus.

za zb zc 1/0 1/0 1/1 0/0 0/0 0/0 x z1 z0 z1‘ z0‘ y Automaten-Graph und Verhaltenstabelle Eingabe/Ausgabe 1/0 1/0 za zb zc 1/1 0/0 00 01 10 0/0 0/0 Für 3 Zustände werden log2 3 = 1,.. = 2 Bits z0 z1 benötigt Eingabe Zustand Folgezustand Ausgabe x z1 z0 z1‘ z0‘ y 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 X X X 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 X X X

x z1 z0 z1‘ z0‘ y za = 00 zb = 01 zc = 10 zd = 11 0 0 0 0 0 0 Wird in Zustand zb eine 1 eingeben, gibt der Automat eine 0 aus und wechselt in den Zustand zc. Dies zeigt, dass zwei 1en hintereinander eingegeben wurden. Wenn in zc eine weitere 1 als Eingabe folgt, geht y auf 1 und die Lampe leuchtet. Entsprechend dem Grafen ist der Folgezustand aus zc, wieder zc, sofern eine 1 eingegeben wird. Bei einer 0 wechselt der Zustand aus zc nach za und die Lampe erlischt wieder. Der nächste Schritt ist die Kodierung der Eingaben, Ausgaben und Zustände als Binärzahlen: x und y können nur zwei Werte annehmen, daher sind sie bereits binär kodiert. Für die Zustände wählen wir folgende Kodierung: za = 00, zb = 01, zc = 10. Diese beiden Bits bezeichnen wir mit z1 und z0. Jetzt können wir die Wertetabelle für das erforderliche Schaltnetz aufstellen: Eingang Zustand Folgezustand Ausgang x z1 z0 z1‘ z0‘ y 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 X X X 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 X X X Zur Realisierung werden die drei Ausgangsfunktionen z1‘, z0‘, y implementiert za = 00 zb = 01 zc = 10 zd = 11 Don’t care Zustand

z0‘ = x z0 z1 + don‘t cares ( x z0 z1 + x z0 z1 ) => z0‘ = x z0 z1 y z‘1 z‘0 z1 z0 &  Schaltnetz Die Anwendung von Karnaugh-Veitch-Diagrammen führt uns zu folgenden disjunktiven Minimalformen für die zi‘ und für y : z0‘ = x z0 z1 + don‘t cares ( x z0 z1 + x z0 z1 ) => z0‘ = x z0 z1 z1‘ = x z0 z1 + x z0 z1 + don‘t cares ( x z0 z1 + x z0 z1 ) => z1‘ = x z0 + x z1 y = x z0 z1 + don‘t cares ( x z0 z1 + x z0 z1 ) => y = x z1

z0‘ = x z0 z1 z1‘ = x z0 + x z1 y = x z1 x y & z‘1 z1 &  z‘0 & z0 z0 Das gesamte Schaltwerk kann also wie folgt realisiert werden: z0‘ = x z0 z1 z1‘ = x z0 + x z1 y = x z1 x y & z‘1 z1 &  z‘0 & z0 z0 z‘0 Z z1 z‘1 Z Ck Takt System Flip-Flops