Physikalische Basis der Angriffen

Präsentation zum Thema: "Physikalische Basis der Angriffen"—  Präsentation transkript:

1 Physikalische Basis der Angriffen

2 Physikalische Basis der Angriffen
Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren - CMOS-Gatter Angriffstechniken - Messbare Werte  passive Angriffstechniken - Beinflussbare Zustände  aktive Angriffstechniken Angriffsmethoden: Klassifizierung der Angriffe nach dem Zustand des angegriffenen Gerätes Beispiele Angriffstechniken

3 Kryptographie: Implementierungs-Schwächen
Idealer Fall Realer Fall: dem Angreifer sind noch mehrere Zwischenwerte bekannt

4 √ Basis für Angriffe jetzt Krypto- system 4
kryptographische Funktionen (Algorithmen) encryption / decryption digitale signature generation / verification mathematische Operationen Addition; Subtraktion Multiplikation ; Division jetzt Hardware-Implementierung CMOS-Technologie: elementare Funktionen als Gatter aus Hersteller-Biblothek 4 CMOS-Logik: Vor- und Nachteile

5 Halbleiter http://www.filmscanner.info/CCDSensoren.html

6 Feldeffekt-Transistor
MOSFET (metal–oxide–semiconductor field-effect transistors) 0 V Isolator Metall + - - + + + + - p-dotiertes-Substrat

7 Feldeffekt-Transistor
+5 V Metall Isolator + - - + + + + - p-dotiertes-Substrat 0 V

8 Feldeffekt-Transistor
0 V +5 V Metall Isolator - - - + + + + + p-dotiertes-Substrat 0 V

9 Feldeffekt-Transistor
+5 V 0 V Metall n -Typ Isolator + n-Kanal - - + + + + - p-dotiertes-Substrat

10 Feldeffekt-Transistor
Input Output +5 V 0 V Metall n-Typ Isolator + + + + + + + + + p-Substrat . +5 V Input 0 V 0 V Output ON

11 Feldeffekt-Transistor
Input Output +0 V 0 V +5 V Metall n-Typ Isolator + + + + + + + + + p-Substrat . +5 V 0 V Input +5 V Output OFF

12 Chip-Schnitt (Beispiel)

13 Transistor – Chip - Wafer

14 Feldeffekt-Transistor
MOSFET (metal–oxide–semiconductor field-effect transistors) 0 V Isolator Metall - + + - - - - + n-dotiertes-Substrat

15 Feldeffekt-Transistor
-5 V Metall Isolator - + + - - - - + n-dotiertes-Substrat 0 V

16 Feldeffekt-Transistor
0 V -5 V Metall Isolator + + + - - - - - n-dotiertes-Substrat 0 V

17 Feldeffekt-Transistor
-5 V 0 V Metall p -Typ Isolator - p-Kanal + + - - - - + n-dotiertes-Substrat 0 V

18 Feldeffekt-Transistor
Input Output -5 V 0 V Metall p-Typ Isolator - - - - - - - - - n-Substrat 0 V +5 V ON ON -5 V Input 0 V Input . . 0 V Output +5 V Output -5 V 0 V

19 Feldeffekt-Transistor
Input Output 0 V -5 V Metall p-Typ Isolator - - - - - - - - - n-Substrat . 0 V Input -5 V -5 V Output . +5 V Input 0 V 0 V Output OFF OFF

20 Feldeffekt-Transistoren für CMOS-Logik
n-Kanal-Feldeffekttransistor: nMOSFET . +5 V Input 0 V Output 0 V . +5 V OFF . +5 V 0 V ON +5 V 0 V p-Kanal-Feldeffekttransistor: pMOSFET +5 V 0 V ON +5 V 0 V Input . . . OFF Output +5 V 0 V

21 . . . CMOS-Logik: Inverter Complementary metal–oxide–semiconductor
Output Input +5 V ON OFF . +5 V +5 V . OFF +5 V 0 V 0 V

22 . . CMOS-Logik: Inverter 0 V Output Input +5 V ON OFF +5 V Output
Abbildung CMOS Logik-Gatter entnommen von:

23 CMOS-Logik: NAND-Gatter
Hausaufgabe: Zustand aller Transistoren für alle 4 Inputs-Kombinationen aufschreiben Abbildung CMOS Logik-Gatter entnommen von:

24 CMOS-Logik: AND-Gatter
Abbildung CMOS Logik-Gatter entnommen von:

25 CMOS-Logik: Umschalten und Ruhezustand
neue Gatter-Inputs-Werte verursachen Umschalten der Transistoren in dem Gatter Anzahl der umschaltenden Transistoren hängt von neuen und vorherigen Inputs-Werten ab die Inputs-Werte sind vom „message“ und „key“ abhängig Kenntnis der Anzahl der umschaltenden Transistoren ermöglicht das Extrahieren des Schlüssels Zustand der Transistoren und Umschaltungsprozess sind visualisierbar !!!!

26

27 In the Intel® tri-gate transistor, gates surround the silicon channel
In the Intel® tri-gate transistor, gates surround the silicon channel on three of four sides. Robert S. Chau, Intel

28 CMOS-Logik: Leistung

29 CMOS-Logik: P(T)

30 Angriffstechniken

31 Angriffstechniken: passive und aktive
passive Angriffstechniken: Begleitende Prozesse messen und analysieren (oft Seitenkanalen-Angriffe genannt): - Was kann gemessen und analysiert werden ? - Wo kann gemessen werden ? - Welche Messgeräte ? aktive Angriffstechniken: Zustände von Teilen des Chips beinflussen und analysieren: - Was kann beeinflusst werden ? - Wo genau ? - Welche Geräte braucht man für Fehler-Injektionen ?

32 passive Angriffstechniken
Beobachtbare Prozesse bei der Umschaltung der Transistoren Energieverbrauch (Momentanleistung messbar ) Änderungen des elektromagnetischen Feldes (Induktionsstrom messbar) Ausführungszeit der Algorithmen (Anzahl der Taktzyklen) Lokale Temperatur-Änderungen sind sichtbar (zeitliche und räumliche Wärmeverteilung ist sichtbar) Optische Emission (Lumineszenz) ist sichtbar Beobachtbarkeit der Schaltung Optical / infra-red / backside imaging um die Struktur des Chips zu analysieren Weitere messbare Effekte: Data remanence analysis Analyse von Testvorrichtung / Scan Chains

33 aktive Angriffstechniken
Glitch attacks Algorithmisch Anlegen spezieller Inputs, die zur Ausgabe eines fehlerhaften Outputs führen Erhöhung der Taktfrequenz (nicht-invasiv) Wenn der längste Pfad der Signalverzögerung größer ist, als die Periode, kann ein Teil der Register den richtigen Inhalt nicht haben Erhöhung der Betriebsspannung (nicht-invasiv) Beinflusst die Breite des Kanals und ändert die Zeit der Umschaltung der Transistoren; was den längsten Pfad der Signalverzögerung ändert  ähnliche Wirkung wie bei der Erhöhung der Taktfrequenz UV-Blitz-Belichtung des entpackten Chips Beinflusst mittels des Photoeffektes die leitende Eigenschaften des Kanals  ähnliche Wirkung wie bei erhöhter Taktfrequenz Elektromagnetische Impulse (auf entpacktem oder nicht entpacktem Chip) Können Strom in der Schaltung induzieren, die eine fehlerhafte Funktion des Chips verursachen

34 aktive Angriffstechniken
Fault injection (auf entpacktem Chip) optical fault (UV)/ laser fault thermal fault lokale EM-Induktion Hardware brute-force Laser-scanning Direkte Veränderungen der Struktur Reverse-Engineering

35 Angriffsmethoden

36 Angriffsmethoden: Zustand des Chips
nicht-invasiv an einem funktionsfähigem, nicht entpacktem Chip invasiv an einem entpacktem Chip, mit direktem elektrischen Kontakt; Struktur des Chips kann teilweise zerstört oder verändert werden semi-invasiv an einem entpacktem Chip, ohne direkten elektrischen Kontakt; Struktur des Chips wird nicht zerstört oder verändert

37 Entpackung