Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen.

Ähnliche Präsentationen


Präsentation zum Thema: "Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen."—  Präsentation transkript:

1 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Mikrocomputertechnik Herzlich Willkommen Jürgen Walter

2 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb. 3.1 Logisches Symbol des 8051

3 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.1. Pin-Definitionen, Funktionen 8051 DIL SymbolPinIn Out Funktionen - Beschreibung Vss200-Potential - Digitale Masse Vcc40+5V Spannungsversorgung XTAL119Eingang zum Oszillatorverstärker. Wird gebraucht, wenn ein Quarz benutzt wird. Wird mit Vss verbunden, wenn eine externe Quelle an XTAL2 benutzt wird. XTAL218Ausgang vom Oszillatorverstärker. Eingang zum internen Timing-Teil. Ein Quarz oder eine externe Quelle kann benutzt werden. RST/VPD9IReset - Ein 1-Pegel setzt den Baustein zurück. Ein kleiner, interner Pulldown-Widerstand erlaubt beim Einschalten ein Reset nur durch Zuschalten eines einfachen Kondensators. Weiterhin kann der VVPD zum Steuern von standby power verwendet werden. /EA31IBei 0-Pegel holt der 8051 alle Instruktionen vom externen Programmspeicher. Bei 1-Pegel bis zu den Adressen 4096, d.h. die unteren 2KByte vom internen Speicher. /PSEN29OProgram Storage Enable. Ist ein zum Controlbus gehöriges Signal für den externen Programmspeicherzugriff. Es wird alle 6 Oszillatorperioden aktiviert. Es bleibt auf 1-Pegel, wenn interner Programmspeicherzugriff erfolgt. ALE30ODient zur Steuerung des externen Adresslatches für das zeitliche Demultiplexen der Daten und Adressen. Es wird alle 6 Oszillatorperioden bei externem Speicherzugriff aktiviert. P0.0-P I/OPort 0 ist ein bidirektionaler open drain I/O Port. Wird auch für die Adressen und Daten verwendet bei der zweiten Betriebsart. P1.0-P1.71-8I/OIst ein 8-Bit quasibidirektionaler Ein-, Ausgangsport. P2.0-P I/OIst ein 8-Bit quasibidirektionaler Ein-, Ausgangsport. In der zweiten Betriebsart stellt er die oberen acht Bit der Adressen zur Verfügung. P3.0-P I/OIst ein 8-Bit quasibidirektionaler Ein-, Ausgangsport. In der zweiten Betriebsart stellt er wichtige alternative Funktionen zur Verfügung.

4 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Prinzipieller Aufbau eines 8051-Ports Port Latch CLK Port Treiber Port Pin Read Latch Write Latch interner Bus D Q /Q Read Pin im Baustein außerhalb freigegeben gesperrt

5 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Datenweg: Zustand des Port-Pins lesen Port Latch CLK Port Treiber Port Pin Read Latch Write Latch interner Bus D Q /Q Read Pin im Baustein außerhalb freigegeben gesperrt

6 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Datenweg: Pin beschreiben mit Speichern

7 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb. 3.5 Zustand des Port-Latches lesen

8 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb. 3.6 Aufbau des Treiberbausteins Port 1 bis 5

9 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb. 3.7 Funktionsweise der FETs im Controller

10 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Port 0 als Adressausg. 0-Pegel am Ausgang

11 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb. 3.9 Port 0 als Adressausg. 1-Pegel am Ausgang

12 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Port 0 als Datenausgang mit 0-Pegel

13 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Port 0 als Datenausg. 1-Pegel am Ausgang

14 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Port 1 als bidirektionaler Port mit internem Pull-up Widerstand

15 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Port 2 als bidirektionaler Port mit internem Pull-up-Widerstand

16 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Port 3 als bidirektionaler Port mit Alternate Functions

17 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.2. Alternative Funktionen an Port 3 Port PinBezeichnungEin-, AusgangAlternative Funktionen P3.0RxDEingangserieller Empfang P3.1TxDAusgangserielles Senden P3.2/INT0EingangInterrupt 0 P3.3/INT1EingangInterrupt 1 P3.4T0EingangTimer 0 P3.5T1EingangTimer 1 P3.6/WRAusgangexternes Schreibsignal P3.7/RDAusgangexternes Lesesignal

18 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Blockdiagramm des A

19 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Verfeinertes Blockdiagramm des A

20 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.3 Verwendete Abkürzungen im verfeinerten Blockbild des 8051 AbkürzungBedeutung engl.Erklärung RAMRandom Access MemorySchreib- und Lesespeicher ROMRead Only MemoryNur-Lesespeicher PCHProgram Counter High ByteProgrammzähler höherwertiges Byte PCLProgram Counter Low ByteProgrammzähler niederwertiges Byte DPHData Pointer High ByteAdresszeiger auf externen Datenspeicher höherwertiges Byte DPLData Pointer Low ByteAdresszeiger auf externen Datenspeicher niederwertiges Byte IEInterrupt EnableRegister für Unterbrechungsfreigabe IPInterrupt PriorityRegister für Unterbrechungspriorität SCONSerial ControlRegister für Einstellungen des seriellen Interface SBUFSerial BufferSpeicher für Senden SBUFSerial BufferSpeicher für Empfangen TCONTimer ControlZeitgeber Kontrolle TMODTimer ModeRegister für Zeitgebereinstellungen TL0, TH0Timer 0 Low Byte, Timer 0 High Byte Low Byte, High Byte von Zeitgeber 0 TL1, TH1Timer 1 Low Byte, Timer 1 High Byte Low Byte, High Byte von Zeitgeber 1 AbkürzungBedeutung engl.Erklärung /EAExternal AddressBei Low-Pegel wird auf die externen Adressen zugegriffen ALEAddress Latch EnableÜbernahme der zeitgemultiplexten Adressen /PSENProgram Storage EnableZugriff auf externen Programmspeicher RST / VPDReset / Stand By PowerRücksetzen des Prozessors / Sparbetrieb

21 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.4 Port 3 Alternative Funktionen PinBedeutungPinBedeutung RxDserieller EmpfangT0Timer 0 TxDserielles SendenT1Timer 1 /INT0Interrupt 0/WRexternes Schreibsignal /INT1Interrupt 1/RDexternes Lesesignal

22 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Klassischer Aufbau eines Digitalrechners

23 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Verfeinertes Blockdiagramm des 8051 Digitalrechners

24 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Interrupt System Sieben Kern ROM RAM Timer 2 A / D Watchdog Timer WandlerPorts mit PWM 80C51 Abb C535 Erweiterungen

25 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb C515 / Blockdiagramm (weis – 8051)

26 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Adressbereiche 8051 mit den Befehlen zum Ansprechen

27 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Von-Neumann-Architektur Abb Harvard-Architektur

28 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Erzeugen der Von-Neumann- Architektur /PSEN/RD/OE Tabelle 3.5 Erzeugen der Von-Neumann- Architektur

29 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Prinzip für Lesen des Programmspeichers /PSEN Daten Adresse A0-A15 Instr. N Übernahme der Instruktion aus dem Programmspeicher vom Controller vom EPROM vom Controller

30 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Programmspeicher lesen ohne Multiplex- Verfahren PSEN Daten Adresse A0-A15 Instr. N t PLIV t AVIV t PXIZ Übernahme der Instruktion aus dem Programmspeicher vom Controller vom EPROM vom Controller

31 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Programmspeicher lesen vereinfacht

32 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Blockbild für einfache Timingberechnungen

33 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Programmspeicher Lesezugriff vollständig

34 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Zeitbedingungen für EPROM und 80C535 in einem Signal-Zeit-Diagramm

35 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.6 Timing-Werte für Controller 80C535 und EPROM SymbolParametermin 12MHz max 12MHz Ein- heit (tACC)Access time Eprom250ns TAVIVAdress to valid instruction in302ns (tCE)/CE to Output Valid250ns TLLIVALE to valid instruction in233ns (tOE)/OE To Output Valid70ns TPLIV/PSEN to valid instruction in150ns (tDF)Output in High-Z60ns TPXIZInput instruction float after /PSEN63ns

36 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Vor und nach der Adreßspiegelung

37 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Zustand nach dem Einschalten oder Reset

38 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Zustand bei Zugriff auf Adresse > 8000H

39 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Funktionsweise - Timing für Adressumschaltung

40 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Blockbild für Timingberechnungen am RAM

41 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Signal-Zeit Diagramm für Datenspeicher lesen am 80C535

42 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.7 Wichtigste Timing- Werte für Controller 80C535 externer Datenspeicher lesen (Datenbuch Siemens 80C535) Tabelle 3.8 Wichtigste Timing- Werte für den RAM- Speicher AFL- 10 (Baugleich mit 62256A 10L) sind (Datenbuch Toshiba MOS Memory) SymbolParameterminmax 62256A Ein- heit (t ACC )Access time RAM100ns (t CE )/CE to Output Valid100ns (t OE )/OE To Output Valid50ns (t OD )Output in High-Z50ns SymbolParametermin 12MHz max 12MHz Ein- heit TAVDVAdress to valid data in 585ns TLLDVALE to valid data in 517ns TRLDV/RD to valid data in 252ns TRHDZDATA float after /RD 97ns

43 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Schaltungsteil zur Erzeugung der Von- Neumann-Architektur Abb Zustand bei Zugriff auf Adresse > 8000h

44 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Abb Signal-Zeit-Diagramm für Datenspeicher schreiben am 80C535

45 Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober Tabelle 3.9 Wichtigste Timing-Werte für Controller 80C535 externer Datenspeicher schreiben ( Datenbuch Siemens 80C535 ) Tabelle 3.10 Wichtigste Timing-Werte für den RAM- Speicher AFL-10 schreiben (Baugleich mit 62256A 10L) sind ( Datenbuch Toshiba MOS Memory): SymbolParameterminmaxEinheit (tWC)Write Cycle Time100ns (tCW)Chip Selection to End of Write 90ns (tDS)Data Set up Time40ns (tDH)Data Hold Time00ns SymbolParametermin 12MHz max 12MHz Ein- heit TAVWLAdress valid to /WR203ns TLLWLALE to /WR or /RD200300ns TQVWHData setup before /WR 288 TWHQXData hold after /WR13


Herunterladen ppt "Mikrocomputertechnik 3 Aufbau von Mikrocontrollern der 8051-Familie Prof. J. Walter Stand Oktober 2007 1 Mikrocomputertechnik Herzlich Willkommen Jürgen."

Ähnliche Präsentationen


Google-Anzeigen