Universität Rostock Fachbereich Elektrotechnik und Informationstechnik Institut für Angewandte Mikroelektronik und Datentechnik Eine Prozessorarchitektur.

Präsentation zum Thema: "Universität Rostock Fachbereich Elektrotechnik und Informationstechnik Institut für Angewandte Mikroelektronik und Datentechnik Eine Prozessorarchitektur."—  Präsentation transkript:

1 Universität Rostock Fachbereich Elektrotechnik und Informationstechnik Institut für Angewandte Mikroelektronik und Datentechnik Eine Prozessorarchitektur mit integrierter Debugunterstützung H. Ploog, J. Hildebrand, T. Rachui

2 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Agenda Prozessorarchitektur µC-Debugging Modifiziertes JTAG Integration Zusammenfassung

3 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Zielapplikationen I/O-Steuerung: - Portanzahl - I/O-Befehle - Interruptverhalten Sensorik (SoC): - arithmetische Fähigkeiten - Kennlinienlinearisierung - Kalibrierung - Datenvorkomprimierung

4 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Architektur

5 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Programmiermodell optimiert für 4b- und 12b/16b-Operationen Verzicht auf separate Adreßarithmetik

6 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Befehlssatz (Auswahl) einstellige ALU-Operationen SHL, RLC, SHR, RRC, (NOT) zweistellige ALU-Operationen TEST, CMP, ADC, SBC, AND, OR, XOR SKIP-Bedingungen einfach : Z, NZ, C, NC vorzeichenlos : UGT, UGE, ULE, ULT vorzeichenbehaftet : GT, GE, EQ, NE, LE, LT FLAG-Operationen CLI, STI, STC, CLC MOV X0, F MOV F, X0

7 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Befehls-Mapping (Auswahl) Kaum Doppelbelegung von Bitpositionen im Op-Code

8 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Entwicklungssystem

9 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Agenda Prozessorarchitektur µC-Debugging Modifiziertes JTAG Integration Zusammenfassung

10 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik µC-Debugging

11 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Agenda Prozessorarchitektur µC-Debugging Modifiziertes JTAG Integration Zusammenfassung

12 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik JTAG-Scan I TAP Bypass Inst.-Reg Core TDI TDO TMS TCK

13 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik JTAG-Scan II TAP Bypass Inst.-Reg Core TDI TDO TMS TCK

14 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik modifizierter JTAG-Scan TAP Bypass Inst.-Reg Core TDI TDO TMS TCK

15 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik JTAG Modifikationen Aufgabe n Decodierung der Befehle Auswahl des aktuellen Datenregisters Generierung der Steuersignale für das aktuelle Datenregister Schalten des „clk-enable“ Signals Reset des Core-Designs

16 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Funktionen der Hardware Zugriff auf ► Register, Stack, Instruction-Pointer Lesen und Verändern der Flags Setzen eines HW-Breakpoints Einzelschritt-Modus (OpCode und Takt) Lesen und Schreiben von RAM und ROM (/RAM) Ausführung beliebiger Instruktionen

17 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Agenda Prozessorarchitektur µC-Debugging Modifiziertes JTAG Integration Zusammenfassung

18 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Realisierung ROMRAM ALU INC +1 Register BRegister A IP-Register TDI TDO

19 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik mod. design flow VHDL Simulation SyntheseXILINX Back- annotation spezielle Library Skripte Target Library

20 Institut für Angewandte Mikroelektronik und Datentechnik Universität Rostock, Fachbereich Elektrotechnik und Informationstechnik Zusammenfassung parametrierbarer VHDL-Core RUN4 Einsatz von modifiziertem JTAG für on-target-realtime-Software-Debugging automatische Integration in den design-flow