Die Präsentation wird geladen. Bitte warten

Die Präsentation wird geladen. Bitte warten

Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Internet-on-a-Chip: The Network is the Computer Linux-basierte Middleware.

Ähnliche Präsentationen


Präsentation zum Thema: "Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Internet-on-a-Chip: The Network is the Computer Linux-basierte Middleware."—  Präsentation transkript:

1 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Internet-on-a-Chip: The Network is the Computer Linux-basierte Middleware für Networks-on-Chip Ronald Hecht Universität Rostock, Deutschland GRK-Workshop Schwarzenhof, November2005

2 1 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Überblick Trends und Motivation Network-on-Chip (NoC) Anwendungsschicht Entwurfsparadigmen Rekonfigurierbare Hardware Architekturen Virtuelle Hardware Linux Erweiterungen Zusammenfassung

3 2 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Mobile Alleskönner Mobiltelefon Messaging Web und Multimedia Spiele!

4 3 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock System-on-Chip (SoC) Mix aus Hardware und Software Viele Systemkomponenten Datenströme Von Neumann Architektur Flaschenhals Systembus Speicher Feste Hardware Große Chipfläche

5 4 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Ziele Kosten  Time-to-Market  Stromverbrauch  Performance  Effizienz  Programmierbarkeit  Multifunktionalität  Skalierbarkeit  Dezentralisierung Datenstromorientierte Kommunikation

6 5 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Network-on-Chip (NoC) Skalierbare on-Chip Kommunikation „Route Packets not Wires“ Dezentralisierung Abstraktion durch Schichtenmodell

7 6 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Physical und Data Link Layer Verbindung zwischen benachbarten Routern Verbindung zwischen Router und Ressource Leitungen, Takt und Fehlerkorrektur

8 7 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Network Layer Verbindung zwischen entfernten Routern Schnelles, deterministisches Routing durch das Netz Geographische Adressierung

9 8 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Transport Layer Punkt-zu-Punkt Verbindung zwischen Ressourcen/Prozessen Verbindungslose und Verbindungsorientierte Dienste Logische Adressierung und Portnummern

10 9 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Application Layer Verbindung zwischen Anwendungen Anwendungsprotokoll Audio, Video, Crypto, Networking...

11 10 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Entwurfsparadigmen für NoC-Anwendungen NoC als Ersatz für SoC-Bus Sockets, Netzwerk-Programmierung Message Passing Remote Procedure Call Verteilte Objektsysteme Abstraktion

12 11 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock NoC als Ersatz für SoC-Bus Dezentralisierung durch Topologie Programmierung wie bisher (Adressen und Daten) Noch immer von Neumann Speicher ist Flaschenhals Nicht Datenstrom orientiert

13 12 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock NoC Sockets Client-Server Architektur Lokaler Speicher Message Passing Datenstromorientierte Kommunikation Dezentralisierung der Datenströme Bessere Lastverteilung im Netzwerk

14 13 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Remote Procedure Call Auch in Hardware realisierbar Verfeinerung von Schnittstellen Gleichberechtigung von Hardware und Software Verteilung der Rechenlast

15 14 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Objektorientierter Ansatz „Everything is an Object“ IP Cores sind Objekte IP Cores haben Schnittstellen Einsatz von UML Einfache Partitionierung in Hardware und Software

16 15 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Remote Method Invocation (RMI) IP Cores kommunizieren über Nachrichten miteinander Automation durch Interface Description Language (IDL) Nachrichtenformat Proxy Skeleton

17 16 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Hardware/Software Entwurf Grafischer System-Entwurf Komponenten-basiert Manuelle Partitionierung IDL Compiler Automatische Generierung der HW/SW-Schnittstelle Abbildung auf NoC

18 17 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Verteiltes Objektsystem IP Cores sind im NoC verteilt  Verteilte Objekte, Entfernte Referenzen Verwendung der Module wird durch Middleware vereinfacht

19 18 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Code Beispiel AES Crypto Core // Referenz auf AESCore deklarieren AESCoreRef myAESCore; // Explizites Binden mit AESCore // Lokalisieren des AESCore im NoC myAESCore = AESCore::getInstance(); // Remote Method Invocation myAESCore->setKey(aKey); aCypher = myAESCore->encrypt(aMessage); // Explizites Trennen vom AESCore myAESCore->releaseInstance();

20 19 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Linux-Integration

21 20 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock NoC Device

22 21 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock NoC – Zusammenfassung Dezentralisierung und Verteilung Kommunikation Rechenlast Abstraktion der Kommunikation Objektorientierung UML-Entwurf von Hardware und Software Automation durch IDL Vereinfachung Keine Treiber, sondern Anwendungsprotokolle

23 22 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Hardware oder Software ? Hardware Parallele Verarbeitung – Datenfluss-Dominiert Hohe Effizienz Fest verdrahtet, Für eine Anwendung zugeschnitten Hohe Kosten, Kompliziert, Hohes Risiko Software Sequentielle Verarbeitung – Kontrollfluss-Dominiert Niedrige Effizienz Programmierbar Multifunktional Niedrige Kosten, Geringes Risiko

24 23 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Rekonfigurierbare Hardware Field Programmable Gate Arrays (FPGA) Programmierbare Hardware Logik und Verbindungen konfigurierbar Virtueller ASIC

25 24 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Vorteile Hoher Abstraktionsgrad Schneller Entwurfszyklus Geringes Risiko Hardware-Updates „Bananaware“ Time-to-Market

26 25 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Aktuelle FPGAs Mix aus Logik und Leitungen Speicher Prozessoren und Hardmacros

27 26 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock FPGAs der Zukunft (Ausblick) Festverdrahtetes NoC Hardmacros im NoC integriert Tiles mit Logik und Speicher I/Os über dem gesamten Chip verteilt

28 27 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Partielle dynamische Rekonfiguration Rekonfiguration der Tiles zur Laufzeit Einspielen von Updates Virtuelle Hardware Mehrfachnutzung von Chipfläche Hardware-Swapping Fragestellungen Physikalische Verbindungen Logische Verbindung Relokation Sichern des Zustands

29 28 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Betriebsystem für Virtuelle Hardware Verwaltung der rekonfigurierbaren Chipfläche Selbstrekonfiguration Virtualisierung, Vereinfachung

30 29 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock NoC und Dynamische Rekonfiguration Feste physikalische Schnittstellen zwischen Tile und NoC Logische Punkt-zu-Punkt Verbindung zwischen Prozessen

31 30 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Relokation Zur Realisierung von IP Core-Swapping Zwischen Tiles Zwischen Tiles und Software

32 31 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Accelerators und Decelerators Accelerator Hardware-Implementierung Wird in Tile geladen Schnell Decelerator Software-Implementierung (Emulator) Läuft auf Prozessor Wenn kein Tile (mehr) vorhanden Wenn Beschleunigung nicht nötig ist

33 32 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Sichern des Zustands Objektorientierter Ansatz „Serialisieren“ von IP Cores Verpacken der Attribute Nur zwischen atomaren Operationen erlaubt Nicht alle Speicherele- mente des IP Cores Erweiterung der IP Core Schnittstelle

34 33 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Verteiltes Objektsystem Erweiterung um Allokation und Deallokation IP Core Loader startet Decelerators Accelerators

35 34 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Codebeispiel – Dynamische Rekonfiguration AESCoreRef myAESCore; // Explizites Binden mit AESCore // Initialisieren des Decelerators // Eventuelles Laden des Accelerators myAESCore = AESCore::getInstance(); // Remote Method Invocation myAESCore->setKey(aKey); aCypher = myAESCore->encrypt(aMessage); // Explizites Trennen vom AESCore // Decelerator und Accelerator entfernen myAESCore->releaseInstance();

36 35 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Implizites Binden { AESCoreRef myAESCore; // Implizites Binden mit AESCore // Decelerator und Accelerator laden // Remote Method Invocation myAESCore->setKey(aKey); aCypher = myAESCore->encrypt(aMessage); // Implizites Trennen vom AESCore // Decelerator und Accelerator entfernen }

37 36 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock IP Core Scheduler und Dispatcher Faire Zuteilung der Chipfläche Scheduler nutzt Priorität IP Core-Auslastung Netzauslastung Trifft Entscheidungen Dispatcher führt sie aus Laden des Accelerators oder Decelerators Relocation NoC Konfiguration

38 37 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Linux Erweiterungen

39 38 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Erweiterung des /proc-Dateisystems

40 39 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Entwurfsprozess Manuelle Partitionierung IDL-Compiler Decelerator aus Software- Implementierung Accelerator durch Verfeinerung der Implementierung

41 40 Ronald Hecht, November 2005 Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Zusammenfassung Überblick über NoC-Anwendungsschicht Dynamische Rekonfiguration von Hardware Verteiltes Objektsystem Hohes Potential zur Automation Keine Treiber sondern Anwendungsprotokolle Linux-Integration FPGA-Modell


Herunterladen ppt "Institut für Angewandte Mikroelektronik und Datentechnik, Universität Rostock Internet-on-a-Chip: The Network is the Computer Linux-basierte Middleware."

Ähnliche Präsentationen


Google-Anzeigen