Mobile Pixel Link (MPL)

Präsentation zum Thema: "Mobile Pixel Link (MPL)"—  Präsentation transkript:

1 Mobile Pixel Link (MPL)
Strombasierte, serielle Datenübertragung für mobile Geräte Stoyan Todorov WS 2004/2005 Universität Mannheim Mobile Pixel Link

2 Inhalt 1. Problemstellung 2. Mobile Pixel Link 3. Alternativen
2.1. Grundlagen: WhisperBus™ 2.2. Physical Layer Warum MPL? Aufbau Datenübertragung How Far / How Fast? 2.3. Geplante Produkte 3. Alternativen 3.1. LVDS & RSDS 3.2. CMADS 3.3. MSDL 3.4. Mobile Video Interface 4. Vergleich 5. Fazit Mobile Pixel Link

3 Problemstellung (1) Handys und PDAs werden immer kleiner und leichter
Displays und Kameras gewinnen an Auflösung, Farbtiefe und Grösse Dadurch neue Designlösungen notwendig Mobile Pixel Link

4 Problemstellung (2) Mobile Pixel Link www.clie-plazza.com
Mobile Pixel Link

5 Problemstellung (3) Neue Designs fordern neues Interconnect zwischen Hauptplatine und Display, bzw. Kamera Anforderungen: niedriger Stromverbrauch weniger Leitungen niedriges Electromagnetic Interference (EMI) Mögliche Lösung: Mobile Pixel Link (MPL) Mobile Pixel Link

6 Grundlagen: WhisperBus™(1)
MPL basiert auf der WhisperBus™ Technologie von National Semiconductor WhisperBus™ wurde als Replacement für den Low-Voltage Differential Signaling (LVDS) entwickelt WhisperBus™ ist eine Point-To-Point Verbindung zum Display in mobilen Geräten Ziel von WhisperBus™ ist es grosse Displays (1200 x 1600 Pixel und mehr) bei niedrigem Stromverbrauch und niedrigen EMI, mit weniger Leitungen als LVDS, zu versorgen. Mobile Pixel Link

7 Grundlagen: WhisperBus™(2)
WhisperBus™ ist strombasiert - die Daten werden mit Strom übertragen Der Sender kann, je nach Zustand des CMOSlogic Eingangs,ein Signal mit einer von zwei verschiedenen Stromstärken auf die Leitung legen Typischerweise sind die Werte 50µA und 150µA, d.h. zu Idata (50µA) werden noch 2x Idata zugeschaltet (insg. 150µA) CMOSlogik 2 x Idata Idata Mobile Pixel Link

8 Grundlagen: WhisperBus™(3)
Der Empfänger konvertiert das Stromsignal in Spannung, die von der CMOS Logik benötigt wird Der Strom Idata kann nicht in der OP fließen, daher fließt er in RG ein RG>>RZ0 Am Ausgang entsteht der Spannungsabfall Vout RG ∆Idata Vout RZ0 Sehr wichtige Folie; länger erklären!!! (Ausführlich) - - RZ0 + + ∆Vout=RG. ∆Idata + - Mobile Pixel Link

9 Grundlagen: WhisperBus™(4)
Vereinfachter Sender. Vpulse Quellen simulieren den CMOSlogik Eingang VOUT VBUS ~VIN IDATA Am Ausgang des OPs wird Vout gemessen Strom wird auf der Leitung gemessen. R1 ist der Abschlusswiderstand VIN Mobile Pixel Link

10 Grundlagen: WhisperBus™(5)
VIN 0V 1.7V ~VIN 0V 1.7V Strom fällt beim Umschalten ab 150µA 0A IDATA Spannung am Bus ändert sich nicht 2.996V 2.997V VBUS Grosses Signal am Ausgang 3.8V 3.0V VOUT Mobile Pixel Link

11 Grundlagen: WhisperBus™(6)
Die Anzahl von Leitungen hängt nur von der benötigten Breite der Point-To-Point Verbindung ab Sender Empfänger WhisperBus™ Es gibt nur eine gemeinsame Masse Leitung Mobile Pixel Link

12 Grundlagen: WhisperBus™(7)
Vorteile von WhisperBus™ : Sehr hoher Datendurchsatz möglich Deutlich weniger Leitungen als beim differentiellen Verfahren benötigt Ein 18-Kanal Link braucht 36 Leitungen in differentieller Ausführung, aber nur 19 Leitungen in WhisperBus™ Ausführung - 18 Datenleitungen und Masse Mobile Pixel Link

13 Grundlagen: WhisperBus™(8)
Niedriger Leistungsverbrauch 5 bis 10 mal niedrigerer Leistungsverbrauch als ein TTL Bus (laut National Semiconductor). Ist jedoch datenabhängig Kleinere Ströme benötigt 100µA bias Strom gegenüber 2000µA typischen Wert bei der verbesserten Version von LVDS- Reduced Swing Differential Signaling (RSDS) Mit vielen Herstellungstechnologien kompatibel Datenabhängigkeit betohnen!!! Mobile Pixel Link

14 Grundlagen: WhisperBus™(9)
dB 50 45 40 35 30 25 20 15 10 Sehr niedrige EMI Spikes im Diagramm wurden vom Clock, nicht vom WhisperBus™ verursacht dB 50 45 40 35 30 25 20 15 10 Erklären was auf dem Plot steht!! (MHz unten, dB an Seite/ Frequenz und EMI). 30 100 300 1000 MHz WhisperBus™: An Advanced Interconnect Link for TFT column Driver Date / Mobile Pixel Link

15 Physical Layer Warum MPL? (1)
MPL stellt eine optimierte Verbindung zwischen Hauptplatine und Display, bzw. Kamera bei mobilen Geräten zur Verfügung Als Basis für MPL dient WhisperBus™ MPL übernimmt die Grundmerkmale von WhisperBus™, bereichert jedoch das Konzept um weitere Merkmale: power-sleep Mode bi-direktionale Datenübertragung ein eigenes, an mobilen Geräten angepasstes Protokoll Mobile Pixel Link

16 Physical Layer Warum MPL? (2)
Um niedrige EMI, sowie Low Power zu ermöglichen, ist MPL auch strombasiert Typischerweise werden 150µA und 450 µA für die zwei Werte benutzt Der höhere Wert von 450µA entspricht dann dem logischen LOW, der niedrigere Wert von 150µA ist dementsprechend logisches HIGH Niedrige Strom (typ. 300µA) und swing Spannung (typ. 20mV) sichern Low Power Eigenschaften von MPL, sowie wenig Rauschen Mobile Pixel Link

17 Physical Layer Warum MPL? (3)
Die strombasierte Datenübertragung, die niedrige Stromstärke und das kleine Loop Area bestimmen niedrige EMI MPL ist seriell, dadurch wird nur 1 Datenleitung gebraucht (MD). Hinzu kommt noch die clock Leitung (MC) und Masse (MG) MPL PHY Layer Overview / Mobile Pixel Link

18 Physical Layer Aufbau (1)
Line Driver funktioniert wie bei WhisperBus™ Neu ist die Möglichkeit, Line Driver komplett auszuschalten Ausser dem DIN Eingang, ist ein DEnable Eingang hinzugekommen MC und MD Line Driver sind gleich DEnable DIN MD LOW 3xIdata HIGH Idata off MPL PHY Layer Overview / Mobile Pixel Link

19 Physical Layer Aufbau (2)
Receiver stellt fest wie stark der Strom auf der Leitung ist und konvertiert ihn zu Spannung, die dann verstärkt wird, um die nachfolgende Logik steuern zu können Da Receiver den Leitungsabschluss gewährleistet, braucht MPL keinen externen Widerstand Receiver ist auch in der Lage festzustellen und anschließend den Slave zu informieren wenn auf der Leitung Strom fließt MPLIN SOUT VREF VCOMP MPL PHY Layer Overview / Mobile Pixel Link

20 Physical Layer Aufbau (3)
Der MPL Bus besteht aus mind. zwei aktiven Leitungen und Masse MC (Clock) ist single directed und wird nur vom Master Device getrieben MD (Data) ist halb-duplex, bi-direktionale Leitung. Die Richtung, in welche die Daten fließen, kann sich ändern Leitungen können sowohl PCB Traces als auch sog. Flex Cables oder (annähernd) beliebige kurze Kabel sein Mobile Pixel Link

21 Physical Layer Aufbau (4)
Line Driver und Receiver bei der MD Line Grundzustand/Write Master Slave Read Master Slave Mobile Pixel Link

22 Physical Layer Aufbau (5)
Die maximale Übertragungsrate beträgt 160Mbps in Master-to-Slave Richtung. Clock ist 80MHz. Beide Flanken werden benutzt und dadurch wird EMI niedrig gehalten In Slave-to-Master Richtung werden Daten mit 80Mbps übertragen. Nur die steigende Flanke von MC wird benutzt. Der Slave hat mehr Zeit für Data Sampling MPL PHY Layer Overview / Mobile Pixel Link

23 Physical Layer Datenübertragung (1)
Name MC State MD State Beschreibung kommt nach... kommt vor... Link-Off (O) Bus ist ausgeschaltet A,I ,LU LU Idle (I) A L Keine Daten, Bus ist ein A,LU A,O Active (A) Command X Datenübertragung LU,A,I A,I,O Turn Around L0L Übergang Read/Write Data In Read Data Out Write Link-Up (LU) Master LHL 00L Gefordert von Master O Slave Gefordert von Slave Dual Gefordert von beiden Bem: 0=off; L=Logik Low; H=Logik High; A=Active Clock; X=Low oder High Der MPL Bus hat 4 Phasen, die vom Zustand der MC und MD Lines bestimmt werden Mobile Pixel Link

24 Physical Layer Datenübertragung (2)
Während des Power Save Modes sind sowohl der Line Driver, als auch der Receiver ausgeschaltet. Und zwar auf allen Leitungen (MD und MC) Wenn der Master eine Verbindung aufbauen soll, schaltet er die MC-Leitung für 12 Clocks auf LOW und dann für 12 Clocks auf HIGH Danach werden MC und MD zusammen für noch 12 Clocks auf LOW geschaltet MPL PHY Layer Overview / Mobile Pixel Link

25 Physical Layer Datenübertragung (3)
Slave fordert Link-Up Slave schaltet MD low Slave schaltet MD aus Master Link-Up Master stellt das fest, legt MC low Master schaltet MC low Master und Slave fordern Link-Up gleichzeitig Slave schaltet MD aus Master Link-Up Slave schaltet MD low Slave stellt fest, dass Master Line-Up fordert Link-Up Dauer: ca. 36 Takte, oder ca. 450ns Mobile Pixel Link

26 Physical Layer Datenübertragung (4)
Ein Beispiel für Read und Write Transaction (LM2502) Write ist hier Datenübertragung von Master zu Slave, Read, dementsprechend von Slave zu Master Write Transaktion besteht aus 2 MC Flanken für Steuerungssignale und 8 MC Flanken für Daten (bei bit Daten) Eine Transaktion dauert somit 5 Takte lang MD0 und MD1 übertragen jeweils 2 Kontrolbits und 8 Datenbits LM2502 Display Interface Serializer and Deserializer Mobile Pixel Link

27 Physical Layer Datenübertragung (5)
Master sendet READ Befehl an Slave (2x2bit) Turn Around (TA‘ – ca. 14 Takte) READ Turn Around (TA‘‘ – ca. 5 Takte) LM2502 Display Interface Serializer and Deserializer Mobile Pixel Link

28 Physical Layer How Fast / How Far (1)
Mögliche Geschwindigkeit Master to Slave: Bis max. 160Mbps, 320 Mbps sind geplant, Simulationen zeigen, dass Gbps möglich sind Geschwindigkeit Slave to Master: immer halb so schnell wie in Master-to-Slave Richtung, also bis max. 80 Mbps Maximale Länge: 5 bis 15 cm sind üblich für MPL. Möglich sind Leitungen bis 30 cm, mit Anpassungen (z.B. Idata) auch mehr Mobile Pixel Link

29 Physical Layer How Fast / How Far (2)
Extrem niedriges EMI kleines Current Loop zwischen Signalleitung und Masse nur ca. 10mV Spannung, Signale mit 150/450 µA Low Power Sehr kleine Ströme (In der Größenordnung von 100µA ) niedrige Spannung - weniger Ladung muss umgeladen werden Power-Save Modus (Link-Off) Clock wird mitgeschickt (MC Line), somit brauchen Transmitter und Receiver keine PLL Blocks oder Encoders, die zusätzlich Leistung verbrauchen würden Mobile Pixel Link

30 Geplante Produkte (1) Mobile Pixel Link

31 Geplante Produkte (2) LM250* sind die Spezifikationen für die ersten “echten“ Cores auf Basis von MPL LM2500 ist der Test Chip von National Semiconductor LM2501 ist ein Serializer/Deserializer, der existierende Video Busses mit MPL kompatibel macht Präsentiert im Juni 2004 LM2502 ist ein Dual Link Display Interface für mobile Geräte Präsentiert im September 2004 Kurz reden! LMs werden sowieso separat vorgestellt!!! Mobile Pixel Link

32 Geplante Produkte (3) LM2501 soll das übliche Low Voltage TTL Interface zwischen Kamera und CPU bei mobilen Geräten ersetzen Enthält eine Daten- und zwei Clockleitungen (es wären 12 bei der TTL Ausführung) LM2501 Camera Interface Serializer and Deserializer Mobile Pixel Link

33 Geplante Produkte (4) LM2502 ist eine stromsparende Datenverbindung zwischen CPU und Display bzw. Sub Display Eine Clock- und zwei Datenleitungen (22 bei TTL) Bidirektional (z. B. für Touchscreens) LM2502 Display Interface Serializer and Deserializer Mobile Pixel Link

34 Alternativen LVDS & RSDS (1)
LVDS steht für Low-Voltage Differential Signaling Das gängige Verfahren zur Anbindung von Displays mit dem Hauptteil bei mobilen Geräten (z.B. Notebooks) Differentieller Bus - benötigt zwei Leitungen pro Kanal Mobile Pixel Link

35 Alternativen LVDS & RSDS (2)
Sender besteht aus zwei komplementären Ausgängen, die mit Rt terminieren Strom in Rt ist auf ca. 3mA limitiert Bei Rt=100Ω, hat man max. eine Spannung von 300mV Empfänger Abschluss- widerstand Sender Rt Kleines Loop Area => Niedrige EMI Mobile Pixel Link

36 Alternativen LVDS & RSDS (3)
Vorteile von LVDS: In fast allen Technologien verfügbar CMOS, BiCMOS und sogar GaAs Niedriger Preis Nur Standardbausteine und -prozesse notwendig Schnell in Gbps Bereich Kompatibel mit vielen Versorgungsspanungen z.B. 5V, 3.3V, 2.5V Mobile Pixel Link

37 Alternativen LVDS & RSDS (4)
RSDS steht für Reduced Swing Differential Signaling Weiterentwicklung von LVDS, somit auch ein differentielles Verfahren Arbeitet bei niedrigeren Spannungen als LVDS Niedrigere EMI als LVDS Sonst teilt sich dieses Verfahren die Vor- und Nachteile mit LVDS Mobile Pixel Link

38 Alternativen CMADS (1) CMADS steht für Current Mode Advanced Differential Signaling Es ist eine Entwicklung von NEC Electronics Corporation Current Mode Ein differentielles Paar pro Kanal Erstes marktreifes Produkt Seit August 2004 in Produktion uPD161833M (für QVGA Displays) und uPD161605M (für QCIF+ Displays) Preis: 6 $ pro Unit Mobile Pixel Link

39 Alternativen CMADS (2) Features: Bis max. 50Mbps Datendurchsatz
Unterstützen 18bit Farbauflösung ( Farben) 2 (1 Paar) oder 4 (2 Paare) Leitungen notwendig Funktioniert bei niedriger Versorgungsspannung (typ. 1.5V) In Standardtechnologien realisierbar – dadurch relativ günstig Niedrigere EMI als LVDS Die Graphikkontroller für mobile Geräte (GoForce Serie) von NVIDIA unterstützen CMADS Mobile Pixel Link

40 Alternativen MSDL MSDL steht für Mobile Shrink Data Link
Eine Entwicklung von ROHM CO. LTD. Massenproduktion soll Anfang 2005 anfangen Erstes Produkt: BU7280GLU Features: Outputstrom: -70µA und 70µA Bis max. 100Mbps Typ. Konfiguration mit 8 Data- und 2 Kontrolleitungen Bei -55 bis 125°C einsetzbar Mobile Pixel Link

41 Alternativen Mobile Video Interface (MVI)
Open Standard von Seiko Epson und Renesas Wird noch entwickelt Features: strombasiert, differentiell Clock wird mitgeschickt ca. 200Mbps Datendurchsatz half-duplex oder full-duplex Konfiguration möglich 8 Leitungen (4 Pairs) bei full-duplex bzw Leitungen (3 Pairs) bei half-duplex power-off Modus Mobile Pixel Link

42 Vergleich(1) Gemeinsame Punkte: Mögliche Leitungslänge
Alle Verfahren erlauben eine Leitungslänge bis ca. 30cm ohne Anpassungen des Übertragungsstroms bzw. der Spannung EMI Liegt bei allen Verfahren 10 bis 20 dB niedriger als bei üblichen TTL Verbindungen Serielle Verfahren somit weniger Leitungen - erlaubt flexibles Design von Endgeräten Mobile Pixel Link

43 Seiko Epson and Renesas Tecnologies National Semiconductor
Vergleich(2) Hersteller NEC Electronics Rohm Seiko Epson and Renesas Tecnologies National Semiconductor Interface CMADS MSDL MVI MPL Transfer Rate max. 50Mbps 100Mbps ca. 200Mbps 160Mbps Power 1,6mW ca. 6mW bis max. 5mW Leitungen 2 oder 4 Typ. 10 Typ. 8 Typ. 3 und GND Display Auflösung QVGA, QCIF+ QVGA k.A. VGA ist möglich Power Off nein ja Besonder-heiten Kom. Produkt, schon verfügbar Kom. Produkt, kurz vor der Markteinführ-ung Noch in Entwicklung, Open Standard, sobald fertig Open Standard, Cores verfügbar (LM2501/02) Bem: QVGA=320x240, VGA=640x480, QCIF+=176x240 Pixel Mobile Pixel Link

44 Fazit (1) Ein Blick in die Zukunft
MPL 1 Standard ist in Vorbereitung (National Semiconductor, Wavecom, Philips, SonyEricsson) mit bis zu 1 Gbps auch mit spezifiziertem Soft-Layer The Global Players NEC, Sharp, NVIDIA und Samsung setzen auf das schon fertige CMADS von NEC Samsung entwickeln auch an dem von Epson/Renesas vorgestellten MVI mit Motorola und Nokia (Weltweit Nr.2 und 1) halten sich noch bedeckt Mobile Pixel Link

45 Fazit (2) Zusammenfassung der Eigenschaften von MPL: Wenig Leitungen
Low Power Low EMI Einfaches Protokol Für Videosignal gedacht Bi-directional, Point-To-Point Link Open Standard Milliwatts“ Mobile Pixel Link

46 Quellen www.mobilepixellink.org www.national.com
Application Note 1311 „MPL PHY Layer Overview“ / National Semiconductor / J. Goldie / January 2004 Mobile Pixel Link Level-0 / National Semiconductor / 2004 LM2501 Mobile Pixel Link (MPL) Camera Interface Serializer and Deserializer / National Semiconductor / June 2004 LM2502 Mobile Pixel Link (MPL) Display Interface Serializer and Deserializer / National Semiconductor / September 2004 WhisperBus™ : An Advanced Interconnect Link For TFT Column Driver Data / Richard McCartney; James Kozisek; Marshall Bell / National Semiconductor NEC News Release / February 2004; September 2004 Mobile Video Interface / Seiko Epson; Renesas / February 2004 Low-Voltage Differential Signaling /The International Engineering Consortium RSDS „Intra-panel“ Interface Specification Revision 1.0 / National Semiconductor / May 2003 Mobile Pixel Link

47 Ende Mobile Pixel Link